在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → FSK调制FPGA实现

FSK调制FPGA实现

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:5.55M
  • 下载次数:21
  • 浏览次数:174
  • 发布时间:2020-09-07
  • 实例类别:一般编程问题
  • 发 布 人:robot666
  • 文件格式:.rar
  • 所需积分:2
 

实例介绍

【实例简介】
quatus 完整FSK调制程序工程文件,在MATLAB和MODELSIM上仿真通过,文件包括MATLAB代码,FPGA代码和测试代码。可以直接在QUATUS打开使用。
【实例截图】
【核心代码】
fsk
└── fsk
├── db
│   ├── add_sub_15i.tdf
│   ├── add_sub_a8h.tdf
│   ├── add_sub_pth.tdf
│   ├── altsyncram_9t81.tdf
│   ├── altsyncram_et81.tdf
│   ├── cntr_ori.tdf
│   ├── FskMod.(0).cnf.cdb
│   ├── FskMod.(0).cnf.hdb
│   ├── FskMod.(10).cnf.cdb
│   ├── FskMod.(10).cnf.hdb
│   ├── FskMod.(11).cnf.cdb
│   ├── FskMod.(11).cnf.hdb
│   ├── FskMod.(12).cnf.cdb
│   ├── FskMod.(12).cnf.hdb
│   ├── FskMod.(13).cnf.cdb
│   ├── FskMod.(13).cnf.hdb
│   ├── FskMod.(14).cnf.cdb
│   ├── FskMod.(14).cnf.hdb
│   ├── FskMod.(15).cnf.cdb
│   ├── FskMod.(15).cnf.hdb
│   ├── FskMod.(16).cnf.cdb
│   ├── FskMod.(16).cnf.hdb
│   ├── FskMod.(17).cnf.cdb
│   ├── FskMod.(17).cnf.hdb
│   ├── FskMod.(18).cnf.cdb
│   ├── FskMod.(18).cnf.hdb
│   ├── FskMod.(19).cnf.cdb
│   ├── FskMod.(19).cnf.hdb
│   ├── FskMod.(1).cnf.cdb
│   ├── FskMod.(1).cnf.hdb
│   ├── FskMod.(20).cnf.cdb
│   ├── FskMod.(20).cnf.hdb
│   ├── FskMod.(21).cnf.cdb
│   ├── FskMod.(21).cnf.hdb
│   ├── FskMod.(22).cnf.cdb
│   ├── FskMod.(22).cnf.hdb
│   ├── FskMod.(23).cnf.cdb
│   ├── FskMod.(23).cnf.hdb
│   ├── FskMod.(24).cnf.cdb
│   ├── FskMod.(24).cnf.hdb
│   ├── FskMod.(25).cnf.cdb
│   ├── FskMod.(25).cnf.hdb
│   ├── FskMod.(26).cnf.cdb
│   ├── FskMod.(26).cnf.hdb
│   ├── FskMod.(27).cnf.cdb
│   ├── FskMod.(27).cnf.hdb
│   ├── FskMod.(28).cnf.cdb
│   ├── FskMod.(28).cnf.hdb
│   ├── FskMod.(29).cnf.cdb
│   ├── FskMod.(29).cnf.hdb
│   ├── FskMod.(2).cnf.cdb
│   ├── FskMod.(2).cnf.hdb
│   ├── FskMod.(30).cnf.cdb
│   ├── FskMod.(30).cnf.hdb
│   ├── FskMod.(31).cnf.cdb
│   ├── FskMod.(31).cnf.hdb
│   ├── FskMod.(32).cnf.cdb
│   ├── FskMod.(32).cnf.hdb
│   ├── FskMod.(33).cnf.cdb
│   ├── FskMod.(33).cnf.hdb
│   ├── FskMod.(34).cnf.cdb
│   ├── FskMod.(34).cnf.hdb
│   ├── FskMod.(35).cnf.cdb
│   ├── FskMod.(35).cnf.hdb
│   ├── FskMod.(36).cnf.cdb
│   ├── FskMod.(36).cnf.hdb
│   ├── FskMod.(37).cnf.cdb
│   ├── FskMod.(37).cnf.hdb
│   ├── FskMod.(38).cnf.cdb
│   ├── FskMod.(38).cnf.hdb
│   ├── FskMod.(39).cnf.cdb
│   ├── FskMod.(39).cnf.hdb
│   ├── FskMod.(3).cnf.cdb
│   ├── FskMod.(3).cnf.hdb
│   ├── FskMod.(40).cnf.cdb
│   ├── FskMod.(40).cnf.hdb
│   ├── FskMod.(41).cnf.cdb
│   ├── FskMod.(41).cnf.hdb
│   ├── FskMod.(4).cnf.cdb
│   ├── FskMod.(4).cnf.hdb
│   ├── FskMod.(5).cnf.cdb
│   ├── FskMod.(5).cnf.hdb
│   ├── FskMod.(6).cnf.cdb
│   ├── FskMod.(6).cnf.hdb
│   ├── FskMod.(7).cnf.cdb
│   ├── FskMod.(7).cnf.hdb
│   ├── FskMod.(8).cnf.cdb
│   ├── FskMod.(8).cnf.hdb
│   ├── FskMod.(9).cnf.cdb
│   ├── FskMod.(9).cnf.hdb
│   ├── FskMod.asm_labs.ddb
│   ├── FskMod.asm.qmsg
│   ├── FskMod.asm.rdb
│   ├── FskMod.autoh_e40e1.map.reg_db.cdb
│   ├── FskMod.cbx.xml
│   ├── FskMod.cmp.bpm
│   ├── FskMod.cmp.cdb
│   ├── FskMod.cmp.hdb
│   ├── FskMod.cmp.idb
│   ├── FskMod.cmp.kpt
│   ├── FskMod.cmp.logdb
│   ├── FskMod.cmp_merge.kpt
│   ├── FskMod.cmp.rdb
│   ├── FskMod.cycloneive_io_sim_cache.31um_ff_1200mv_0c_fast.hsd
│   ├── FskMod.cycloneive_io_sim_cache.31um_ss_1200mv_0c_slow.hsd
│   ├── FskMod.cycloneive_io_sim_cache.31um_ss_1200mv_85c_slow.hsd
│   ├── FskMod.db_info
│   ├── FskMod.eda.qmsg
│   ├── FskMod.fit.qmsg
│   ├── FskMod.hier_info
│   ├── FskMod.hif
│   ├── FskMod.ipinfo
│   ├── FskMod.lpc.html
│   ├── FskMod.lpc.rdb
│   ├── FskMod.lpc.txt
│   ├── FskMod.map.ammdb
│   ├── FskMod.map_bb.cdb
│   ├── FskMod.map_bb.hdb
│   ├── FskMod.map_bb.logdb
│   ├── FskMod.map.bpm
│   ├── FskMod.map.cdb
│   ├── FskMod.map.hdb
│   ├── FskMod.map.kpt
│   ├── FskMod.map.logdb
│   ├── FskMod.map.qmsg
│   ├── FskMod.map.rdb
│   ├── FskMod.nabbo_fd801.map.reg_db.cdb
│   ├── FskMod.pre_map.hdb
│   ├── FskMod.pti_db_list.ddb
│   ├── FskMod.root_partition.map.reg_db.cdb
│   ├── FskMod.routing.rdb
│   ├── FskMod.rtlv.hdb
│   ├── FskMod.rtlv_sg.cdb
│   ├── FskMod.rtlv_sg_swap.cdb
│   ├── FskMod.sgdiff.cdb
│   ├── FskMod.sgdiff.hdb
│   ├── FskMod.sld_design_entry_dsc.sci
│   ├── FskMod.sld_design_entry.sci
│   ├── FskMod.smart_action.txt
│   ├── FskMod.sta_cmp.8_slow_1200mv_85c.tdb
│   ├── FskMod.sta.qmsg
│   ├── FskMod.sta.rdb
│   ├── FskMod.syn_hier_info
│   ├── FskMod.tiscmp.fast_1200mv_0c.ddb
│   ├── FskMod.tiscmp.fastest_slow_1200mv_0c.ddb
│   ├── FskMod.tiscmp.fastest_slow_1200mv_85c.ddb
│   ├── FskMod.tiscmp.slow_1200mv_0c.ddb
│   ├── FskMod.tiscmp.slow_1200mv_85c.ddb
│   ├── FskMod.tis_db_list.ddb
│   ├── FskMod.vpr.ammdb
│   └── logic_util_heursitic.dat
├── dds_bb.v
├── dds.bsf
├── dds_cos.hex
├── dds.html
├── dds_model.m
├── dds_nativelink.tcl
├── dds.qip
├── dds_sin.hex
├── dds_st.inc
├── dds_st.v
├── dds_tb.m
├── dds_tb.v
├── dds_tb.vhd
├── dds.v
├── dds.vec
├── dds_vho_msim.tcl
├── dds.vo
├── dds_vo_msim.tcl
├── dds_wave.do
├── FskMod_assignment_defaults.qdf
├── FskMod.jdi
├── FskMod_nativelink_simulation.rpt
├── FskMod.qpf
├── FskMod.qsf
├── FskMod.sdc
├── incremental_db
│   ├── compiled_partitions
│   │   ├── FskMod.autoh_e40e1.map.cdb
│   │   ├── FskMod.autoh_e40e1.map.dpi
│   │   ├── FskMod.autoh_e40e1.map.hdb
│   │   ├── FskMod.autoh_e40e1.map.kpt
│   │   ├── FskMod.autoh_e40e1.map.logdb
│   │   ├── FskMod.db_info
│   │   ├── FskMod.nabbo_fd801.map.cdb
│   │   ├── FskMod.nabbo_fd801.map.dpi
│   │   ├── FskMod.nabbo_fd801.map.hdb
│   │   ├── FskMod.nabbo_fd801.map.kpt
│   │   ├── FskMod.nabbo_fd801.map.logdb
│   │   ├── FskMod.root_partition.cmp.ammdb
│   │   ├── FskMod.root_partition.cmp.cdb
│   │   ├── FskMod.root_partition.cmp.dfp
│   │   ├── FskMod.root_partition.cmp.hdb
│   │   ├── FskMod.root_partition.cmp.kpt
│   │   ├── FskMod.root_partition.cmp.logdb
│   │   ├── FskMod.root_partition.cmp.rcfdb
│   │   ├── FskMod.root_partition.map.cdb
│   │   ├── FskMod.root_partition.map.dpi
│   │   ├── FskMod.root_partition.map.hbdb.cdb
│   │   ├── FskMod.root_partition.map.hbdb.hb_info
│   │   ├── FskMod.root_partition.map.hbdb.hdb
│   │   ├── FskMod.root_partition.map.hbdb.sig
│   │   ├── FskMod.root_partition.map.hdb
│   │   └── FskMod.root_partition.map.kpt
│   └── README
├── nco-library
│   ├── asj_altqmcash.ocp
│   ├── asj_altqmcash.v
│   ├── asj_altqmcpipe.ocp
│   ├── asj_altqmcpipe_rst.v
│   ├── asj_altqmcpipe.v
│   ├── asj_altq.ocp
│   ├── asj_altq.v
│   ├── asj_crd.v
│   ├── asj_crs.v
│   ├── asj_dxx_g.v
│   ├── asj_dxx.v
│   ├── asj_gal.v
│   ├── asj_gam_dp.v
│   ├── asj_gam.v
│   ├── asj_gar.v
│   ├── asj_nco_apr_dxx.v
│   ├── asj_nco_aprid_dxx.v
│   ├── asj_nco_as_m_cen.v
│   ├── asj_nco_as_m_dp_cen.v
│   ├── asj_nco_as_m_dp.v
│   ├── asj_nco_as_m.v
│   ├── asj_nco_d1gam.v
│   ├── asj_nco_derot.v
│   ├── asj_nco_fxx.v
│   ├── asj_nco_isdr_mc.v
│   ├── asj_nco_isdr_throughput2.v
│   ├── asj_nco_isdr.v
│   ├── asj_nco_lp_m.v
│   ├── asj_nco_madx_cen.v
│   ├── asj_nco_madx.v
│   ├── asj_nco_mady_cen.v
│   ├── asj_nco_mady.v
│   ├── asj_nco_mcin.v
│   ├── asj_nco_mciosel.v
│   ├── asj_nco_mcout.v
│   ├── asj_nco_mob_rw.v
│   ├── asj_nco_mob_sw.v
│   ├── asj_nco_mob_w.v
│   ├── asj_nco_m.v
│   ├── asj_nco_pmd2gam.v
│   ├── asj_nco_pmd2.v
│   ├── asj_nco_pxx.v
│   ├── asj_xnqg.v
│   ├── auk_dspip_avalon_streaming_block_sink_fftfprvs.vhd
│   ├── auk_dspip_avalon_streaming_block_sink.vhd
│   ├── auk_dspip_avalon_streaming_block_source.vhd
│   ├── auk_dspip_avalon_streaming_controller_pe.vhd
│   ├── auk_dspip_avalon_streaming_controller.vhd
│   ├── auk_dspip_avalon_streaming_sink.vhd
│   ├── auk_dspip_avalon_streaming_source.vhd
│   ├── auk_dspip_delay.vhd
│   ├── auk_dspip_lib_pkg.vhd
│   ├── auk_dspip_math_pkg.vhd
│   ├── auk_dspip_text_pkg.vhd
│   ├── cord_2c.v
│   ├── cord_acc_ena.v
│   ├── cord_en.v
│   ├── cord_fs.v
│   ├── cordic_10_m.v
│   ├── cordic_11_m.v
│   ├── cordic_12_m.v
│   ├── cordic_13_m.v
│   ├── cordic_14_m.v
│   ├── cordic_15_m.v
│   ├── cordic_16_m.v
│   ├── cordic_17_m.v
│   ├── cordic_18_m.v
│   ├── cordic_19_m.v
│   ├── cordic_20_m.v
│   ├── cordic_21_m.v
│   ├── cordic_22_m.v
│   ├── cordic_23_m.v
│   ├── cordic_24_m.v
│   ├── cordic_25_m.v
│   ├── cordic_26_m.v
│   ├── cordic_27_m.v
│   ├── cordic_28_m.v
│   ├── cordic_29_m.v
│   ├── cordic_30_m.v
│   ├── cordic_31_m.v
│   ├── cordic_32_m.v
│   ├── cordic_3_m.v
│   ├── cordic_4_m.v
│   ├── cordic_5_m.v
│   ├── cordic_6_m.v
│   ├── cordic_7_m.v
│   ├── cordic_8_m.v
│   ├── cordic_9_m.v
│   ├── cordic_axor_0p_lpm.v
│   ├── cordic_axor_1p_lpm.v
│   ├── cordic_axor_2p_lpm.v
│   ├── cordic_axor_ser.v
│   ├── cordic_cnt_sig.v
│   ├── cordic_cnt.v
│   ├── cordic_reg_ser.v
│   ├── cordic_sxor_0p_lpm.v
│   ├── cordic_sxor_1p_lpm.v
│   ├── cordic_sxor_2p_lpm.v
│   ├── cordic_sxor_ser.v
│   ├── cordic_zxor_0p_lpm.v
│   ├── cordic_zxor_1p_lpm.v
│   ├── cordic_zxor_2p_lpm.v
│   ├── cordic_zxor_ser.v
│   ├── cord_init_pm.v
│   ├── cord_init_ser_pm.v
│   ├── cord_init_ser.v
│   ├── cord_init.v
│   ├── cord_lut_1p.v
│   ├── cord_lut.v
│   ├── cord_rot_dual.v
│   ├── cord_rot_sgl.v
│   ├── cord_seg_sel.v
│   ├── dop_reg.v
│   ├── freq_sel_st.v
│   ├── las.v
│   ├── lmsd.v
│   ├── lms.v
│   ├── mac_i_lpmd.v
│   ├── mac_i_lpm.v
│   ├── m_output_blk_reg.v
│   ├── m_output_blk_rw.v
│   ├── m_output_blk_w.v
│   ├── segment_arr_tdl.v
│   ├── segment_sel_sgl.v
│   ├── segment_sel.v
│   ├── sid_2c_1p.v
│   └── sop_reg.v
├── output_files
│   ├── FskMod.asm.rpt
│   ├── FskMod.eda.rpt
│   ├── FskMod.fit.rpt
│   ├── FskMod.fit.smsg
│   ├── FskMod.fit.summary
│   ├── FskMod.flow.rpt
│   ├── FskMod.jdi
│   ├── FskMod.map.rpt
│   ├── FskMod.map.summary
│   ├── FskMod.pin
│   ├── FskMod.sta.rpt
│   ├── FskMod.sta.summary
│   └── FskMod_time_limited.sof
├── simulation
│   └── modelsim
│   ├── dds_cos.hex
│   ├── dds_cos.ver
│   ├── dds_sin.hex
│   ├── dds_sin.ver
│   ├── FskMod_run_msim_rtl_verilog.do
│   ├── FskMod_run_msim_rtl_verilog.do.bak
│   ├── FskMod_run_msim_rtl_verilog.do.bak1
│   ├── FskMod_run_msim_rtl_verilog.do.bak2
│   ├── FskMod.vt
│   ├── FskMod.vt.bak
│   ├── modelsim.ini
│   ├── msim_transcript
│   ├── rtl_work
│   │   ├── dds
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── @fsk@mod
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── @fsk@mod_vlg_tst
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   ├── _primary.vhd
│   │   │   ├── verilog.prw
│   │   │   └── verilog.psm
│   │   ├── _info
│   │   └── _vmake
│   └── vsim.wlf
├── source
│   ├── FskMod.v
│   ├── FskMod.v.bak
│   └── velocity.log
└── velocity.log

13 directories, 377 files

标签:

实例下载地址

FSK调制FPGA实现

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警