基于fpga的dds的信号发生器verilog源代码

【实例简介】
基于fpga的dds的信号发生器verilog源代码，核心为epc10ec8e22.
【实例截图】
【核心代码】
DDS
└── DDS
├── db
│   ├── altsyncram_0f71.tdf
│   ├── altsyncram_c841.tdf
│   ├── altsyncram_q341.tdf
│   ├── DDS.db_info
│   ├── DDS.sld_design_entry.sci
│   ├── logic_util_heursitic.dat
│   ├── prev_cmp_DDS.map.qmsg
│   ├── prev_cmp_DDS.qmsg
│   ├── ROM.db_info
│   └── ROM.sld_design_entry.sci
├── DDS_assignment_defaults.qdf
├── DDS.done
├── DDS.flow.rpt
├── DDS.map.rpt
├── DDS.map.summary
├── DDS.qpf
├── DDS.qpf.bak
├── DDS.qsf
├── DDS.qsf.bak
├── DDS.qws
├── incremental_db
│   ├── compiled_partitions
│   │   ├── DDS.db_info
│   │   ├── DDS.root_partition.map.dpi
│   │   ├── DDS.root_partition.map.kpt
│   │   ├── ROM.db_info
│   │   ├── ROM.root_partition.map.dpi
│   │   └── ROM.root_partition.map.kpt
│   └── README
├── ROM_assignment_defaults.qdf
├── ROM_bb.v
├── ROM.bsf
├── ROM.done
├── ROM.flow.rpt
├── ROM.map.rpt
├── ROM.map.summary
├── ROM.qpf
├── ROM.qsf
├── ROM.qws
├── ROM.v
├── ROM_wave0.jpg
├── ROM_waveforms.html
├── RTL
│   ├── DDS.jpg
│   ├── DDS.v
│   └── DDS.v.bak
├── wave_file
│   └── ROM.mif
├── wave_file.mif
└── 详细设计方案
├── DDS原理与应用.ppt
├── 详细设计方案_DDS.doc
└── 说明.txt

7 directories, 48 files