单周期CPU设计全过程

【实例简介】
组成原理实验课，包含十六条指令实现，完整的代码以及详细的实验报告，是本人实验课的作业
【实例截图】
【核心代码】
lab04-101220133徐福建
└── lab04-101220133
├── LAB04—101220133 徐福建.docx
├── single_CPU
│   ├── db
│   │   ├── logic_util_heursitic.dat
│   │   ├── mux_ioc.tdf
│   │   ├── prev_cmp_Single_CPU.map.qmsg
│   │   ├── prev_cmp_Single_CPU.qmsg
│   │   ├── prev_cmp_Single_CPU.sim.qmsg
│   │   ├── Single_CPU.(0).cnf.cdb
│   │   ├── Single_CPU.(0).cnf.hdb
│   │   ├── Single_CPU.(1).cnf.cdb
│   │   ├── Single_CPU.(1).cnf.hdb
│   │   ├── Single_CPU.(2).cnf.cdb
│   │   ├── Single_CPU.(2).cnf.hdb
│   │   ├── Single_CPU.(3).cnf.cdb
│   │   ├── Single_CPU.(3).cnf.hdb
│   │   ├── Single_CPU.(4).cnf.cdb
│   │   ├── Single_CPU.(4).cnf.hdb
│   │   ├── Single_CPU.(5).cnf.cdb
│   │   ├── Single_CPU.(5).cnf.hdb
│   │   ├── Single_CPU.(6).cnf.cdb
│   │   ├── Single_CPU.(6).cnf.hdb
│   │   ├── Single_CPU.(7).cnf.cdb
│   │   ├── Single_CPU.(7).cnf.hdb
│   │   ├── Single_CPU.atom_map.rvd
│   │   ├── Single_CPU.cbx.xml
│   │   ├── Single_CPU.cmp_merge.kpt
│   │   ├── Single_CPU.cmp.rdb
│   │   ├── Single_CPU.db_info
│   │   ├── Single_CPU.eco.cdb
│   │   ├── Single_CPU.eds_overflow
│   │   ├── Single_CPU.fnsim.cdb
│   │   ├── Single_CPU.fnsim.hdb
│   │   ├── Single_CPU.fnsim.qmsg
│   │   ├── Single_CPU.hier_info
│   │   ├── Single_CPU.hif
│   │   ├── Single_CPU.lpc.html
│   │   ├── Single_CPU.lpc.rdb
│   │   ├── Single_CPU.lpc.txt
│   │   ├── Single_CPU.map_bb.cdb
│   │   ├── Single_CPU.map_bb.hdb
│   │   ├── Single_CPU.map_bb.logdb
│   │   ├── Single_CPU.map.bpm
│   │   ├── Single_CPU.map.cdb
│   │   ├── Single_CPU.map.ecobp
│   │   ├── Single_CPU.map.hdb
│   │   ├── Single_CPU.map.kpt
│   │   ├── Single_CPU.map.logdb
│   │   ├── Single_CPU.map.qmsg
│   │   ├── Single_CPU.pre_map.cdb
│   │   ├── Single_CPU.pre_map.hdb
│   │   ├── Single_CPU.rpp.qmsg
│   │   ├── Single_CPU.rtlv.hdb
│   │   ├── Single_CPU.rtlv_sg.cdb
│   │   ├── Single_CPU.rtlv_sg_swap.cdb
│   │   ├── Single_CPU.sgate.rvd
│   │   ├── Single_CPU.sgate_sm.rvd
│   │   ├── Single_CPU.sgdiff.cdb
│   │   ├── Single_CPU.sgdiff.hdb
│   │   ├── Single_CPU.sim.cvwf
│   │   ├── Single_CPU.simfam
│   │   ├── Single_CPU.sim.hdb
│   │   ├── Single_CPU.sim.qmsg
│   │   ├── Single_CPU.sim.rdb
│   │   ├── Single_CPU.sld_design_entry_dsc.sci
│   │   ├── Single_CPU.sld_design_entry.sci
│   │   ├── Single_CPU.smart_action.txt
│   │   ├── Single_CPU.syn_hier_info
│   │   ├── Single_CPU.tis_db_list.ddb
│   │   └── wed.wsf
│   ├── incremental_db
│   │   ├── compiled_partitions
│   │   │   ├── Single_CPU.root_partition.map.cdb
│   │   │   ├── Single_CPU.root_partition.map.dpi
│   │   │   ├── Single_CPU.root_partition.map.hdb
│   │   │   └── Single_CPU.root_partition.map.kpt
│   │   └── README
│   ├── Single_CPU.done
│   ├── Single_CPU.flow.rpt
│   ├── Single_CPU.map.rpt
│   ├── Single_CPU.map.summary
│   ├── Single_CPU.qpf
│   ├── Single_CPU.qsf
│   ├── Single_CPU.sim.rpt
│   ├── Single_CPU.v
│   ├── Single_CPU.v.bak
│   └── Single_CPU.vwf
└── 截图
├── RTL1.JPG
├── RTL2.JPG
├── RTL3.JPG
├── test1.JPG
├── test2.JPG
├── test3.JPG
└── test4.JPG

6 directories, 90 files