以太网控制器的VHDL实现

【实例简介】
基于VHDL的以太网控制器实现，可以实现半双工和全双工工作模式。
【实例截图】
【核心代码】
ethernet
└── ethernet
└── ethernet
├── bench
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   └── verilog
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   ├── eth_host.v
│   ├── eth_memory.v
│   ├── eth_phy_defines.v
│   ├── eth_phy.v
│   ├── tb_cop.v
│   ├── tb_eth_defines.v
│   ├── tb_ethernet.v
│   ├── tb_ethernet_with_cop.v
│   ├── tb_eth_top.v
│   ├── transcript
│   ├── wb_bus_mon.v
│   ├── wb_master32.v
│   ├── wb_master_behavioral.v
│   ├── wb_model_defines.v
│   └── wb_slave_behavioral.v
├── CVS
│   ├── Entries
│   ├── Repository
│   └── Root
├── doc
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   ├── eth_design_document.pdf
│   ├── ethernet_datasheet_OC_head.pdf
│   ├── ethernet_product_brief_OC_head.pdf
│   ├── eth_speci.pdf
│   └── src
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   ├── eth_design_document.doc
│   ├── ethernet_datasheet_OC_head.doc
│   ├── ethernet_product_brief_OC_head.doc
│   └── eth_speci.doc
├── README.txt
├── rtl
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   └── verilog
│   ├── BUGS
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   ├── eth_clockgen.v
│   ├── eth_cop.v
│   ├── eth_crc.v
│   ├── eth_defines.v
│   ├── eth_fifo.v
│   ├── eth_maccontrol.v
│   ├── eth_macstatus.v
│   ├── eth_miim.v
│   ├── eth_outputcontrol.v
│   ├── eth_random.v
│   ├── eth_receivecontrol.v
│   ├── eth_registers.v
│   ├── eth_register.v
│   ├── eth_rxaddrcheck.v
│   ├── eth_rxcounters.v
│   ├── eth_rxethmac.v
│   ├── eth_rxstatem.v
│   ├── eth_shiftreg.v
│   ├── eth_spram_256x32.v
│   ├── eth_top.v
│   ├── eth_transmitcontrol.v
│   ├── eth_txcounters.v
│   ├── eth_txethmac.v
│   ├── eth_txstatem.v
│   ├── eth_wishbone.v
│   ├── timescale.v
│   ├── TODO
│   └── xilinx_dist_ram_16x32.v
└── sim
├── CVS
│   ├── Entries
│   ├── Repository
│   └── Root
└── rtl_sim
├── bin
│   ├── artisan_file_list.lst
│   ├── cds.lib
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   ├── hdl.var
│   ├── INCA_libs
│   │   ├── CVS
│   │   │   ├── Entries
│   │   │   ├── Repository
│   │   │   └── Root
│   │   └── worklib
│   │   ├── CVS
│   │   │   ├── Entries
│   │   │   ├── Repository
│   │   │   └── Root
│   │   └── dir_keeper
│   ├── ncelab.args
│   ├── ncelab_xilinx.args
│   ├── ncsim.rc
│   ├── ncsim_waves.rc
│   ├── rtl_file_list.lst
│   ├── run_sim
│   ├── sim_file_list.lst
│   └── xilinx_file_list.lst
├── CVS
│   ├── Entries
│   ├── Repository
│   └── Root
├── log
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   └── dir_keeper
├── modelsim_sim
│   ├── bin
│   │   ├── CVS
│   │   │   ├── Entries
│   │   │   ├── Repository
│   │   │   └── Root
│   │   ├── do.do
│   │   ├── ethernet.mpf
│   │   ├── eth_wave.do
│   │   ├── transcript
│   │   ├── vlog.opt
│   │   └── work
│   │   ├── CVS
│   │   │   ├── Entries
│   │   │   ├── Repository
│   │   │   └── Root
│   │   ├── dir.keeper
│   │   └── _info
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   ├── log
│   │   ├── CVS
│   │   │   ├── Entries
│   │   │   ├── Repository
│   │   │   └── Root
│   │   └── dir.keeper
│   ├── out
│   │   ├── CVS
│   │   │   ├── Entries
│   │   │   ├── Repository
│   │   │   └── Root
│   │   └── dir.keeper
│   └── run
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   ├── dir.keeper
│   └── tb_eth.do
├── ncsim_sim
│   ├── bin
│   │   ├── artisan_file_list.lst
│   │   ├── cds.lib
│   │   ├── CVS
│   │   │   ├── Entries
│   │   │   ├── Repository
│   │   │   └── Root
│   │   ├── hdl.var
│   │   ├── INCA_libs
│   │   │   ├── CVS
│   │   │   │   ├── Entries
│   │   │   │   ├── Repository
│   │   │   │   └── Root
│   │   │   └── worklib
│   │   │   ├── CVS
│   │   │   │   ├── Entries
│   │   │   │   ├── Repository
│   │   │   │   └── Root
│   │   │   └── dir_keeper
│   │   ├── ncelab.args
│   │   ├── ncelab_xilinx.args
│   │   ├── ncsim.rc
│   │   ├── ncsim_waves.rc
│   │   ├── rtl_file_list.lst
│   │   ├── sim_file_list.lst
│   │   ├── vs_file_list.lst
│   │   └── xilinx_file_list.lst
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   ├── log
│   │   ├── CVS
│   │   │   ├── Entries
│   │   │   ├── Repository
│   │   │   └── Root
│   │   ├── dir_keeper
│   │   ├── eth_tb.log
│   │   └── tb_eth_display.log
│   ├── out
│   │   ├── CVS
│   │   │   ├── Entries
│   │   │   ├── Repository
│   │   │   └── Root
│   │   └── dir_keeper
│   └── run
│   ├── clean
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   ├── run_eth_sim_regr.scr
│   └── top_groups.do
├── out
│   ├── CVS
│   │   ├── Entries
│   │   ├── Repository
│   │   └── Root
│   └── dir_keeper
└── run
├── clean
├── CVS
│   ├── Entries
│   ├── Repository
│   └── Root
├── run_eth_sim_regr.scr
└── top_groups.do

57 directories, 184 files