在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → 基于Verilog VHDL的ARINC429通信设计

基于Verilog VHDL的ARINC429通信设计

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:8.25M
  • 下载次数:9
  • 浏览次数:227
  • 发布时间:2020-08-07
  • 实例类别:一般编程问题
  • 发 布 人:robot666
  • 文件格式:.rar
  • 所需积分:2
 

实例介绍

【实例简介】
这是基于verilog做的ARINC429通信设计的软件部分,可以实现实时收发,最多可以传送32位数据。
【实例截图】
【核心代码】
8652779ARINC429通信
└── tx
├── db
│   ├── add_sub_7pc.tdf
│   ├── add_sub_8pc.tdf
│   ├── alt_u_div_27f.tdf
│   ├── alt_u_div_84f.tdf
│   ├── alt_u_div_aaf.tdf
│   ├── alt_u_div_u9f.tdf
│   ├── logic_util_heursitic.dat
│   ├── lpm_divide_2bm.tdf
│   ├── lpm_divide_dkm.tdf
│   ├── lpm_divide_gcm.tdf
│   ├── lpm_divide_ihm.tdf
│   ├── lpm_divide_jkm.tdf
│   ├── lpm_divide_l9m.tdf
│   ├── lpm_divide_mcm.tdf
│   ├── lpm_divide_vim.tdf
│   ├── prev_cmp_tx_module.qmsg
│   ├── sign_div_unsign_5nh.tdf
│   ├── sign_div_unsign_akh.tdf
│   ├── sign_div_unsign_bnh.tdf
│   ├── sign_div_unsign_nlh.tdf
│   ├── tx_module.(0).cnf.cdb
│   ├── tx_module.(0).cnf.hdb
│   ├── tx_module.(10).cnf.cdb
│   ├── tx_module.(10).cnf.hdb
│   ├── tx_module.(11).cnf.cdb
│   ├── tx_module.(11).cnf.hdb
│   ├── tx_module.(12).cnf.cdb
│   ├── tx_module.(12).cnf.hdb
│   ├── tx_module.(13).cnf.cdb
│   ├── tx_module.(13).cnf.hdb
│   ├── tx_module.(14).cnf.cdb
│   ├── tx_module.(14).cnf.hdb
│   ├── tx_module.(15).cnf.cdb
│   ├── tx_module.(15).cnf.hdb
│   ├── tx_module.(16).cnf.cdb
│   ├── tx_module.(16).cnf.hdb
│   ├── tx_module.(17).cnf.cdb
│   ├── tx_module.(17).cnf.hdb
│   ├── tx_module.(18).cnf.cdb
│   ├── tx_module.(18).cnf.hdb
│   ├── tx_module.(19).cnf.cdb
│   ├── tx_module.(19).cnf.hdb
│   ├── tx_module.(1).cnf.cdb
│   ├── tx_module.(1).cnf.hdb
│   ├── tx_module.(20).cnf.cdb
│   ├── tx_module.(20).cnf.hdb
│   ├── tx_module.(21).cnf.cdb
│   ├── tx_module.(21).cnf.hdb
│   ├── tx_module.(22).cnf.cdb
│   ├── tx_module.(22).cnf.hdb
│   ├── tx_module.(23).cnf.cdb
│   ├── tx_module.(23).cnf.hdb
│   ├── tx_module.(24).cnf.cdb
│   ├── tx_module.(24).cnf.hdb
│   ├── tx_module.(25).cnf.cdb
│   ├── tx_module.(25).cnf.hdb
│   ├── tx_module.(26).cnf.cdb
│   ├── tx_module.(26).cnf.hdb
│   ├── tx_module.(27).cnf.cdb
│   ├── tx_module.(27).cnf.hdb
│   ├── tx_module.(28).cnf.cdb
│   ├── tx_module.(28).cnf.hdb
│   ├── tx_module.(29).cnf.cdb
│   ├── tx_module.(29).cnf.hdb
│   ├── tx_module.(2).cnf.cdb
│   ├── tx_module.(2).cnf.hdb
│   ├── tx_module.(30).cnf.cdb
│   ├── tx_module.(30).cnf.hdb
│   ├── tx_module.(31).cnf.cdb
│   ├── tx_module.(31).cnf.hdb
│   ├── tx_module.(32).cnf.cdb
│   ├── tx_module.(32).cnf.hdb
│   ├── tx_module.(33).cnf.cdb
│   ├── tx_module.(33).cnf.hdb
│   ├── tx_module.(34).cnf.cdb
│   ├── tx_module.(34).cnf.hdb
│   ├── tx_module.(35).cnf.cdb
│   ├── tx_module.(35).cnf.hdb
│   ├── tx_module.(36).cnf.cdb
│   ├── tx_module.(36).cnf.hdb
│   ├── tx_module.(37).cnf.cdb
│   ├── tx_module.(37).cnf.hdb
│   ├── tx_module.(38).cnf.cdb
│   ├── tx_module.(38).cnf.hdb
│   ├── tx_module.(39).cnf.cdb
│   ├── tx_module.(39).cnf.hdb
│   ├── tx_module.(3).cnf.cdb
│   ├── tx_module.(3).cnf.hdb
│   ├── tx_module.(40).cnf.cdb
│   ├── tx_module.(40).cnf.hdb
│   ├── tx_module.(41).cnf.cdb
│   ├── tx_module.(41).cnf.hdb
│   ├── tx_module.(42).cnf.cdb
│   ├── tx_module.(42).cnf.hdb
│   ├── tx_module.(43).cnf.cdb
│   ├── tx_module.(43).cnf.hdb
│   ├── tx_module.(44).cnf.cdb
│   ├── tx_module.(44).cnf.hdb
│   ├── tx_module.(45).cnf.cdb
│   ├── tx_module.(45).cnf.hdb
│   ├── tx_module.(46).cnf.cdb
│   ├── tx_module.(46).cnf.hdb
│   ├── tx_module.(47).cnf.cdb
│   ├── tx_module.(47).cnf.hdb
│   ├── tx_module.(4).cnf.cdb
│   ├── tx_module.(4).cnf.hdb
│   ├── tx_module.(5).cnf.cdb
│   ├── tx_module.(5).cnf.hdb
│   ├── tx_module.(6).cnf.cdb
│   ├── tx_module.(6).cnf.hdb
│   ├── tx_module.(7).cnf.cdb
│   ├── tx_module.(7).cnf.hdb
│   ├── tx_module.(8).cnf.cdb
│   ├── tx_module.(8).cnf.hdb
│   ├── tx_module.(9).cnf.cdb
│   ├── tx_module.(9).cnf.hdb
│   ├── tx_module.ace_cmp.bpm
│   ├── tx_module.ace_cmp.cdb
│   ├── tx_module.ace_cmp.hdb
│   ├── tx_module.asm_labs.ddb
│   ├── tx_module.asm.qmsg
│   ├── tx_module.asm.rdb
│   ├── tx_module.cbx.xml
│   ├── tx_module.cmp.bpm
│   ├── tx_module.cmp.cdb
│   ├── tx_module.cmp.hdb
│   ├── tx_module.cmp.idb
│   ├── tx_module.cmp.kpt
│   ├── tx_module.cmp.logdb
│   ├── tx_module.cmp_merge.kpt
│   ├── tx_module.cmp.rdb
│   ├── tx_module.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   ├── tx_module.cycloneive_io_sim_cache.45um_ss_1200mv_0c_slow.hsd
│   ├── tx_module.cycloneive_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
│   ├── tx_module.db_info
│   ├── tx_module.eco.cdb
│   ├── tx_module.eda.qmsg
│   ├── tx_module.fit.qmsg
│   ├── tx_module.hier_info
│   ├── tx_module.hif
│   ├── tx_module.ipinfo
│   ├── tx_module.lpc.html
│   ├── tx_module.lpc.rdb
│   ├── tx_module.lpc.txt
│   ├── tx_module.map.ammdb
│   ├── tx_module.map_bb.cdb
│   ├── tx_module.map_bb.hdb
│   ├── tx_module.map_bb.logdb
│   ├── tx_module.map.bpm
│   ├── tx_module.map.cdb
│   ├── tx_module.map.hdb
│   ├── tx_module.map.kpt
│   ├── tx_module.map.logdb
│   ├── tx_module.map.qmsg
│   ├── tx_module.map.rdb
│   ├── tx_module.pplq.rdb
│   ├── tx_module.pre_map.hdb
│   ├── tx_module.pti_db_list.ddb
│   ├── tx_module.root_partition.map.reg_db.cdb
│   ├── tx_module.routing.rdb
│   ├── tx_module.rtlv.hdb
│   ├── tx_module.rtlv_sg.cdb
│   ├── tx_module.rtlv_sg_swap.cdb
│   ├── tx_module.sgdiff.cdb
│   ├── tx_module.sgdiff.hdb
│   ├── tx_module.sld_design_entry_dsc.sci
│   ├── tx_module.sld_design_entry.sci
│   ├── tx_module.smart_action.txt
│   ├── tx_module.sta_cmp.8_slow_1200mv_85c.tdb
│   ├── tx_module.sta.qmsg
│   ├── tx_module.sta.rdb
│   ├── tx_module.syn_hier_info
│   ├── tx_module.tiscmp.fast_1200mv_0c.ddb
│   ├── tx_module.tiscmp.fastest_slow_1200mv_0c.ddb
│   ├── tx_module.tiscmp.fastest_slow_1200mv_85c.ddb
│   ├── tx_module.tiscmp.slow_1200mv_0c.ddb
│   ├── tx_module.tiscmp.slow_1200mv_85c.ddb
│   ├── tx_module.tis_db_list.ddb
│   ├── tx_module.tmw_info
│   └── tx_module.vpr.ammdb
├── incremental_db
│   ├── compiled_partitions
│   │   ├── tx_module.db_info
│   │   ├── tx_module.root_partition.cmp.ammdb
│   │   ├── tx_module.root_partition.cmp.cdb
│   │   ├── tx_module.root_partition.cmp.dfp
│   │   ├── tx_module.root_partition.cmp.hdb
│   │   ├── tx_module.root_partition.cmp.kpt
│   │   ├── tx_module.root_partition.cmp.logdb
│   │   ├── tx_module.root_partition.cmp.rcfdb
│   │   ├── tx_module.root_partition.map.cdb
│   │   ├── tx_module.root_partition.map.dpi
│   │   ├── tx_module.root_partition.map.hbdb.cdb
│   │   ├── tx_module.root_partition.map.hbdb.hb_info
│   │   ├── tx_module.root_partition.map.hbdb.hdb
│   │   ├── tx_module.root_partition.map.hbdb.sig
│   │   ├── tx_module.root_partition.map.hdb
│   │   └── tx_module.root_partition.map.kpt
│   └── README
├── output_file.jic
├── output_file.map
├── output_files
│   ├── output_file.jic
│   ├── output_file.map
│   ├── tx_module.asm.rpt
│   ├── tx_module.cdf
│   ├── tx_module.done
│   ├── tx_module.eda.rpt
│   ├── tx_module.fit.rpt
│   ├── tx_module.fit.smsg
│   ├── tx_module.fit.summary
│   ├── tx_module.flow.rpt
│   ├── tx_module.jdi
│   ├── tx_module.map.rpt
│   ├── tx_module.map.smsg
│   ├── tx_module.map.summary
│   ├── tx_module.pin
│   ├── tx_module.pof
│   ├── tx_module.sof
│   ├── tx_module.sta.rpt
│   ├── tx_module.sta.summary
│   └── tx_module.tis_db_list.ddb
├── simulation
│   └── modelsim
│   ├── msim_transcript
│   ├── rtl_work
│   │   ├── control_module
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── _info
│   │   ├── @_opt
│   │   │   ├── _deps
│   │   │   ├── vopt0cm3aj
│   │   │   ├── vopt0xn59j
│   │   │   ├── vopt289mxh
│   │   │   ├── vopt2actvh
│   │   │   ├── vopt2sarwh
│   │   │   ├── vopt3dc29j
│   │   │   ├── vopt3vdxth
│   │   │   ├── vopt3waz9j
│   │   │   ├── vopt5ryixh
│   │   │   ├── vopt690kwh
│   │   │   ├── vopt6b3sth
│   │   │   ├── vopt6t1qvh
│   │   │   ├── vopt7c0w9j
│   │   │   ├── vopt9smhwh
│   │   │   ├── voptaaqkvh
│   │   │   ├── voptavrnth
│   │   │   ├── voptawms9j
│   │   │   ├── voptd9bewh
│   │   │   ├── voptdtcgvh
│   │   │   ├── voptecbn9j
│   │   │   ├── voptev9jaj
│   │   │   ├── voptgs0awh
│   │   │   ├── vopthbzgaj
│   │   │   ├── vopthtxdbj
│   │   │   ├── voptiw0i9j
│   │   │   ├── voptk9n7wh
│   │   │   ├── voptkajabj
│   │   │   ├── voptmvkcaj
│   │   │   ├── voptq8a1xh
│   │   │   ├── voptrba9aj
│   │   │   ├── voptrsb4wh
│   │   │   ├── voptrt87bj
│   │   │   ├── voptswbc9j
│   │   │   ├── voptv7yvxh
│   │   │   ├── voptv911wh
│   │   │   ├── voptvrzywh
│   │   │   ├── voptway3bj
│   │   │   ├── voptwc199j
│   │   │   ├── voptwvz6aj
│   │   │   ├── voptyqjrxh
│   │   │   ├── voptz8mvwh
│   │   │   ├── voptzar0vh
│   │   │   └── voptzsnxvh
│   │   ├── tx_bps_module
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── tx_control_module
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── tx_module
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── tx_module_demo
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── tx_module_demo_vlg_tst
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   └── _vmake
│   ├── tx_module_8_1200mv_0c_slow.vo
│   ├── tx_module_8_1200mv_0c_v_slow.sdo
│   ├── tx_module_8_1200mv_85c_slow.vo
│   ├── tx_module_8_1200mv_85c_v_slow.sdo
│   ├── tx_module_demo.vt
│   ├── tx_module_demo.vt.bak
│   ├── tx_module_min_1200mv_0c_fast.vo
│   ├── tx_module_min_1200mv_0c_v_fast.sdo
│   ├── tx_module_modelsim.xrf
│   ├── tx_module_run_msim_rtl_verilog.do
│   ├── tx_module_run_msim_rtl_verilog.do.bak
│   ├── tx_module_run_msim_rtl_verilog.do.bak1
│   ├── tx_module_run_msim_rtl_verilog.do.bak10
│   ├── tx_module_run_msim_rtl_verilog.do.bak11
│   ├── tx_module_run_msim_rtl_verilog.do.bak2
│   ├── tx_module_run_msim_rtl_verilog.do.bak3
│   ├── tx_module_run_msim_rtl_verilog.do.bak4
│   ├── tx_module_run_msim_rtl_verilog.do.bak5
│   ├── tx_module_run_msim_rtl_verilog.do.bak6
│   ├── tx_module_run_msim_rtl_verilog.do.bak7
│   ├── tx_module_run_msim_rtl_verilog.do.bak8
│   ├── tx_module_run_msim_rtl_verilog.do.bak9
│   ├── tx_module.sft
│   ├── tx_module.vo
│   ├── tx_module_v.sdo
│   ├── verilog_libs
│   │   ├── altera_lnsim_ver
│   │   │   ├── altera_arriavgz_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_arriav_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_cyclonev_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_generic_pll_functions
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_lnsim_functions
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_mult_add
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_mult_add_rtl
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_pll_reconfig_tasks
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_stratixv_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_accumulator_function
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_adder_function
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_coef_reg_ext_function
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_data_split_reg_ext_function
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_dynamic_signed_function
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_multiplier_function
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_preadder_function
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_register_function
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_register_with_ext_function
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_scanchain
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_signed_extension_function
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_systolic_adder_function
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_28nm_mlab_cell_core
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_28nm_mlab_cell_pulse_generator
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_28nm_mlab_latch
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_28nm_ram_block
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_28nm_ram_pulse_generator
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_28nm_ram_register
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_porta_latches
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_porta_registers
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dprio_init
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dps_extra_kick
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_28nm_hp_mlab_cell_impl
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_28nm_lc_mlab_cell_impl
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_cdr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_device_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_m10k
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_m20k
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_mux
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── _info
│   │   │   └── _vmake
│   │   ├── altera_mf_ver
│   │   │   ├── a_graycounter
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt3pram
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altaccumulate
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_aeq_s4
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_cal
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_cal_av
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_cal_c3gxb
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_cal_mm
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_cal_sv
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altclklock
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altddio_bidir
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altddio_in
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altddio_out
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_dfe
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altdpram
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @a@l@t@e@r@a_@m@f_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @a@l@t@e@r@a_@m@f_@m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_std_synchronizer
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_std_synchronizer_bundle
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_eyemon
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altfp_mult
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altlvds_rx
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altlvds_tx
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altmult_accum
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altmult_add
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altparallel_flash_loader
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altpll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altserial_flash_loader
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altshift_taps
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altsource_probe
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altsqrt
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altsquare
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altstratixii_oct
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── altsyncram
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── arm_m_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── arm_n_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── arm_scale_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cda_m_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cda_n_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cda_scale_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiiigl_post_divider
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo_async
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo_dffpipe
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo_fefifo
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo_low_latency
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo_mixed_widths
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo_sync
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dffp
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dummy_hub
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── flexible_lvds_rx
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── flexible_lvds_tx
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── _info
│   │   │   ├── jtag_tap_controller
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lcell
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_cycloneiiigl_m_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_cycloneiiigl_n_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_cycloneiiigl_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_cycloneiiigl_scale_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_cycloneiii_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_pll_reg
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_stratixiii_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_stratixii_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_stratix_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── parallel_add
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── pll_iobuf
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── scfifo
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── signal_gen
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── sld_signaltap
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── sld_virtual_jtag
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── sld_virtual_jtag_basic
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixgx_dpa_lvds_rx
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixiii_lvds_rx
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixiii_lvds_rx_channel
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixiii_lvds_rx_dpa
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixii_lvds_rx
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixii_tx_outclk
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratix_lvds_rx
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratix_tx_outclk
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixv_local_clk_divider
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── stx_m_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── stx_n_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── stx_scale_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ttn_m_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ttn_n_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── ttn_scale_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   └── _vmake
│   │   ├── altera_ver
│   │   │   ├── alt_bidir_buf
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_bidir_diff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_inbuf
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_inbuf_diff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_iobuf
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_iobuf_diff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_outbuf
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_outbuf_diff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_outbuf_tri
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_outbuf_tri_diff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── carry
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── carry_sum
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cascade
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── clklock
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dffe
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dffea
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dffeas
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── dlatch
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── exp
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── global
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── _info
│   │   │   ├── jkff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── jkffe
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── latch
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lut_input
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lut_output
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── opndrn
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── prim_gdff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @p@r@i@m_@g@d@f@f_@h@i@g@h
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @p@r@i@m_@g@d@f@f_@l@o@w
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── prim_gjkff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── prim_gsrff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── prim_gtff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── row_global
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── soft
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── srff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── srffe
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── tff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── tffe
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @t@r@i
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   └── _vmake
│   │   ├── cycloneive_ver
│   │   │   ├── cycloneive_and1
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_and16
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_apfcontroller
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_b17mux21
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_b5mux21
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_bmux21
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_clkctrl
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_crcblock
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_ddio_oe
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_ddio_out
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_dffe
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_ena_reg
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_ff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_io_ibuf
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_io_obuf
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_io_pad
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_jtag
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_latch
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_lcell_comb
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_mac_data_reg
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_mac_mult
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_mac_mult_internal
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_mac_out
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_mac_sign_reg
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_m_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_mux21
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_mux41
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_n_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_nmux21
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_oscillator
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_pll_reg
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @c@y@c@l@o@n@e@i@v@e_@p@r@i@m_@d@f@f@e
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @c@y@c@l@o@n@e@i@v@e_@p@r@i@m_@d@f@f@e@a@s
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @c@y@c@l@o@n@e@i@v@e_@p@r@i@m_@d@f@f@e@a@s_@h@i@g@h
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_pseudo_diff_out
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_ram_block
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_ram_pulse_generator
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_ram_register
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_routing_wire
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_rublock
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_scale_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_termination
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_termination_ctrl
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneive_termination_rupdn
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── _info
│   │   │   └── _vmake
│   │   ├── lpm_ver
│   │   │   ├── _info
│   │   │   ├── lpm_abs
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_add_sub
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_and
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_bipad
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_bustri
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_clshift
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_compare
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_constant
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_counter
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_decode
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @l@p@m_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_divide
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_ff
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_fifo
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_fifo_dc
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_fifo_dc_async
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_fifo_dc_dffpipe
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_fifo_dc_fefifo
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @l@p@m_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_inpad
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_inv
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_latch
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── @l@p@m_@m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_mult
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_mux
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_or
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_outpad
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_ram_dp
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_ram_dq
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_ram_io
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_rom
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_shiftreg
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_xor
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   └── _primary.vhd
│   │   │   └── _vmake
│   │   └── sgate_ver
│   │   ├── _info
│   │   ├── io_buf_opdrn
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── io_buf_tri
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── mux21
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_add
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_addsub
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_bus_mux
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_decoder
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_div
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_latch
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_left_shift
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_less_than
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_mod
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_mult
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_mux
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_right_shift
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_rotate_left
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_rotate_right
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── oper_selector
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   ├── tri_bus
│   │   │   ├── _primary.dat
│   │   │   ├── _primary.dbs
│   │   │   └── _primary.vhd
│   │   └── _vmake
│   ├── vish_stacktrace.vstf
│   └── vsim.wlf
├── source
│   ├── control_module.v
│   ├── control_module.v.bak
│   ├── detect_module.v
│   ├── rx_bps_module.v
│   ├── rx_control_module.v
│   ├── rx_module.v
│   ├── text_tx.v
│   ├── text_tx.v.bak
│   ├── tx_bps_module.v
│   ├── tx_control_module.v
│   ├── tx_module_demo.v
│   ├── tx_module_demo.v.bak
│   └── tx_module.v
├── tcl
│   └── 10_osh.tcl
├── tx_module_nativelink_simulation.rpt
├── tx_module.qpf
├── tx_module.qsf
└── tx_module.qws

287 directories, 1130 files

标签:

实例下载地址

基于Verilog VHDL的ARINC429通信设计

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警