在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → 基于Verilog HDL数字频率计的设计与实现

基于Verilog HDL数字频率计的设计与实现

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:4.16M
  • 下载次数:9
  • 浏览次数:244
  • 发布时间:2020-07-25
  • 实例类别:一般编程问题
  • 发 布 人:robot666
  • 文件格式:.zip
  • 所需积分:2
 

实例介绍

【实例简介】
基于Verilog HDL数字频率计的设计与实现,工程
【实例截图】
【核心代码】
frequency
└── frequency
├── count10.v
├── db
│   ├── add_sub_lkc.tdf
│   ├── add_sub_mkc.tdf
│   ├── alt_u_div_g2f.tdf
│   ├── alt_u_div_g5f.tdf
│   ├── frequency.(0).cnf.cdb
│   ├── frequency.(0).cnf.hdb
│   ├── frequency.(1).cnf.cdb
│   ├── frequency.(1).cnf.hdb
│   ├── frequency.(10).cnf.cdb
│   ├── frequency.(10).cnf.hdb
│   ├── frequency.(11).cnf.cdb
│   ├── frequency.(11).cnf.hdb
│   ├── frequency.(12).cnf.cdb
│   ├── frequency.(12).cnf.hdb
│   ├── frequency.(13).cnf.cdb
│   ├── frequency.(13).cnf.hdb
│   ├── frequency.(14).cnf.cdb
│   ├── frequency.(14).cnf.hdb
│   ├── frequency.(15).cnf.cdb
│   ├── frequency.(15).cnf.hdb
│   ├── frequency.(16).cnf.cdb
│   ├── frequency.(16).cnf.hdb
│   ├── frequency.(2).cnf.cdb
│   ├── frequency.(2).cnf.hdb
│   ├── frequency.(3).cnf.cdb
│   ├── frequency.(3).cnf.hdb
│   ├── frequency.(4).cnf.cdb
│   ├── frequency.(4).cnf.hdb
│   ├── frequency.(5).cnf.cdb
│   ├── frequency.(5).cnf.hdb
│   ├── frequency.(6).cnf.cdb
│   ├── frequency.(6).cnf.hdb
│   ├── frequency.(7).cnf.cdb
│   ├── frequency.(7).cnf.hdb
│   ├── frequency.(8).cnf.cdb
│   ├── frequency.(8).cnf.hdb
│   ├── frequency.(9).cnf.cdb
│   ├── frequency.(9).cnf.hdb
│   ├── frequency.amm.cdb
│   ├── frequency.asm.qmsg
│   ├── frequency.asm.rdb
│   ├── frequency.asm_labs.ddb
│   ├── frequency.cbx.xml
│   ├── frequency.cmp.bpm
│   ├── frequency.cmp.cdb
│   ├── frequency.cmp.hdb
│   ├── frequency.cmp.kpt
│   ├── frequency.cmp.logdb
│   ├── frequency.cmp.rdb
│   ├── frequency.cmp0.ddb
│   ├── frequency.cmp1.ddb
│   ├── frequency.cmp_merge.kpt
│   ├── frequency.db_info
│   ├── frequency.fit.qmsg
│   ├── frequency.hier_info
│   ├── frequency.hif
│   ├── frequency.idb.cdb
│   ├── frequency.lpc.html
│   ├── frequency.lpc.rdb
│   ├── frequency.lpc.txt
│   ├── frequency.map.bpm
│   ├── frequency.map.cdb
│   ├── frequency.map.hdb
│   ├── frequency.map.kpt
│   ├── frequency.map.logdb
│   ├── frequency.map.qmsg
│   ├── frequency.map_bb.cdb
│   ├── frequency.map_bb.hdb
│   ├── frequency.map_bb.logdb
│   ├── frequency.pre_map.cdb
│   ├── frequency.pre_map.hdb
│   ├── frequency.rpp.qmsg
│   ├── frequency.rtlv.hdb
│   ├── frequency.rtlv_sg.cdb
│   ├── frequency.rtlv_sg_swap.cdb
│   ├── frequency.sgate.rvd
│   ├── frequency.sgate_sm.rvd
│   ├── frequency.sgdiff.cdb
│   ├── frequency.sgdiff.hdb
│   ├── frequency.sld_design_entry.sci
│   ├── frequency.sld_design_entry_dsc.sci
│   ├── frequency.smart_action.txt
│   ├── frequency.sta.qmsg
│   ├── frequency.sta.rdb
│   ├── frequency.sta_cmp.6_slow.tdb
│   ├── frequency.syn_hier_info
│   ├── frequency.tis_db_list.ddb
│   ├── frequency.tmw_info
│   ├── logic_util_heursitic.dat
│   ├── lpm_divide_dem.tdf
│   ├── lpm_divide_g6m.tdf
│   ├── lpm_divide_tfm.tdf
│   ├── mult_rat.tdf
│   ├── prev_cmp_frequency.asm.qmsg
│   ├── prev_cmp_frequency.fit.qmsg
│   ├── prev_cmp_frequency.map.qmsg
│   ├── prev_cmp_frequency.qmsg
│   ├── prev_cmp_frequency.tan.qmsg
│   ├── sign_div_unsign_7nh.tdf
│   └── sign_div_unsign_nlh.tdf
├── display.v
├── display.v.bak
├── duty.v
├── duty.v.bak
├── frequency.asm.rpt
├── frequency.cdf
├── frequency.done
├── frequency.fit.rpt
├── frequency.fit.smsg
├── frequency.fit.summary
├── frequency.flow.rpt
├── frequency.map.rpt
├── frequency.map.smsg
├── frequency.map.summary
├── frequency.pin
├── frequency.pof
├── frequency.qpf
├── frequency.qsf
├── frequency.qsf.bak
├── frequency.sof
├── frequency.sta.rpt
├── frequency.sta.summary
├── frequency.tan.rpt
├── frequency.tan.summary
├── frequency.v
├── frequency.v.bak
├── frequency_2.v
├── frequency_assignment_defaults.qdf
└── incremental_db
├── README
└── compiled_partitions
├── frequency.db_info
├── frequency.root_partition.cmp.cdb
├── frequency.root_partition.cmp.dfp
├── frequency.root_partition.cmp.hdb
├── frequency.root_partition.cmp.kpt
├── frequency.root_partition.cmp.logdb
├── frequency.root_partition.cmp.rcfdb
├── frequency.root_partition.map.cdb
├── frequency.root_partition.map.dpi
├── frequency.root_partition.map.hbdb.cdb
├── frequency.root_partition.map.hbdb.hb_info
├── frequency.root_partition.map.hbdb.hdb
├── frequency.root_partition.map.hbdb.sig
├── frequency.root_partition.map.hdb
└── frequency.root_partition.map.kpt

4 directories, 145 files

标签:

实例下载地址

基于Verilog HDL数字频率计的设计与实现

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警