基于FPGA的逻辑分析仪设计源码

【实例简介】
本设计基于FPGA实现了一个简易逻辑分析仪的基本功能，具有16个采样通道，通过开关可以进行采样触发模式的选择，采样频率高低的控制，通过VGA接口 将采集到的数据传送到显示屏上，能较为准确的显示逻辑电平时序的变化。
【实例截图】
【核心代码】
logic_analysis
└── logic_analysis
├── Ch_rom.qip
├── PLL_ctrl.ppf
├── PLL_ctrl.qip
├── PLL_ctrl.v
├── PLL_ctrl_bb.v
├── PLL_ctrl_wave0.jpg
├── PLL_ctrl_waveforms.html
├── Thumbs.db
├── char_rom.bsf
├── char_rom.qip
├── char_rom.v
├── char_rom_bb.v
├── char_rom_data.mif
├── char_rom_data.rar
├── char_rom_inst.v
├── char_rom_wave0.jpg
├── char_rom_waveforms.html
├── db
│   ├── altsyncram_0e71.tdf
│   ├── altsyncram_5m31.tdf
│   ├── altsyncram_dg61.tdf
│   ├── altsyncram_fc61.tdf
│   ├── altsyncram_hd51.tdf
│   ├── altsyncram_lp51.tdf
│   ├── altsyncram_n0a1.tdf
│   ├── altsyncram_op51.tdf
│   ├── altsyncram_ql51.tdf
│   ├── altsyncram_u0a1.tdf
│   ├── cntr_0df.tdf
│   ├── logic_analysis.db_info
│   ├── logic_analysis.sld_design_entry.sci
│   ├── logic_analysis_global_asgn_op.abo
│   ├── logic_util_heursitic.dat
│   ├── prev_cmp_logic_analysis.asm.qmsg
│   ├── prev_cmp_logic_analysis.eda.qmsg
│   ├── prev_cmp_logic_analysis.fit.qmsg
│   ├── prev_cmp_logic_analysis.map.qmsg
│   ├── prev_cmp_logic_analysis.qmsg
│   ├── prev_cmp_logic_analysis.sta.qmsg
│   ├── prev_cmp_logic_analysis.tan.qmsg
│   ├── shift_taps_csr.tdf
│   └── shift_taps_qsr.tdf
├── incremental_db
│   ├── README
│   └── compiled_partitions
│   ├── logic_analysis.db_info
│   ├── logic_analysis.root_partition.cmp.atm
│   ├── logic_analysis.root_partition.cmp.dfp
│   ├── logic_analysis.root_partition.cmp.hdbx
│   ├── logic_analysis.root_partition.cmp.kpt
│   ├── logic_analysis.root_partition.cmp.logdb
│   ├── logic_analysis.root_partition.cmp.rcf
│   ├── logic_analysis.root_partition.map.atm
│   ├── logic_analysis.root_partition.map.dpi
│   ├── logic_analysis.root_partition.map.hdbx
│   ├── logic_analysis.root_partition.map.kpt
│   └── logic_analysis.root_partition.merge_hb.atm
├── logic_analysis.asm.rpt
├── logic_analysis.done
├── logic_analysis.dpf
├── logic_analysis.eda.rpt
├── logic_analysis.fit.rpt
├── logic_analysis.fit.smsg
├── logic_analysis.fit.summary
├── logic_analysis.flow.rpt
├── logic_analysis.jpg
├── logic_analysis.map.rpt
├── logic_analysis.map.summary
├── logic_analysis.pin
├── logic_analysis.pof
├── logic_analysis.qpf
├── logic_analysis.qsf
├── logic_analysis.qws
├── logic_analysis.sdc
├── logic_analysis.sof
├── logic_analysis.sta.rpt
├── logic_analysis.sta.summary
├── logic_analysis.tan.rpt
├── logic_analysis.tan.summary
├── logic_analysis.v
├── logic_analysis_assignment_defaults.qdf
├── num_rom.qip
├── para_define.v
├── sampling_ctrl.v
├── simulation
│   └── modelsim
│   ├── altera_mf.v
│   ├── cyclone_atoms.v
│   ├── logic_analysis.sft
│   ├── logic_analysis.vo
│   ├── logic_analysis_modelsim.xrf
│   ├── logic_analysis_v.sdo
│   ├── print_task.v
│   ├── sim_logic_prj.cr.mti
│   ├── sim_logic_prj.mpf
│   ├── sys_ctrl_task.v
│   ├── tb_logic_analysis.rar
│   ├── tb_logic_analysis.v
│   ├── transcript
│   └── vsim.wlf
├── sys_ctrl.v
├── topic_rom.bsf
├── topic_rom.qip
├── topic_rom.v
├── topic_rom_bb.v
├── topic_rom_data.mif
├── topic_rom_data.rar
├── topic_rom_inst.v
├── topic_rom_wave0.jpg
├── topic_rom_waveforms.html
└── vga_ctrl.v

6 directories, 106 files