在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → openrisc_demo.rar

openrisc_demo.rar

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:5.33M
  • 下载次数:3
  • 浏览次数:92
  • 发布时间:2020-07-16
  • 实例类别:一般编程问题
  • 发 布 人:robot666
  • 文件格式:.rar
  • 所需积分:2
 

实例介绍

【实例简介】
内含三套基于openrisc的最小系统构建所需的软件和硬件源码。如果不想弄orpsoc和minsoc,想搭建自己的openrisc的soc,请参考。使用方法,请参考对应的blog内容。
【实例截图】
【核心代码】
openrisc_demo
├── openrisc_gpio_uart实验
│   ├── booth multiplier
│   │   └── rtl
│   │   ├── booth_multiply.v
│   │   ├── booth_multiply_tb.v
│   │   ├── control_unit.v
│   │   └── data_path.v
│   ├── or1200_sopc.7z
│   ├── or1200_sopc_simulation_hw_sw.7z
│   ├── or1200_sopc_sw.7z
│   └── readme.txt
├── openrisc下hello-uart仿真和开发板验证
│   ├── linux 下 or1k gnu toolchain 建立 (初稿)20080422
│   │   └── linux 下 or1k gnu toolchain 建立 (初稿)20080422.txt
│   ├── linux 下 or1k gnu toolchain 建立 (初稿)20080422.rar
│   ├── membuild 20080521 生成的代码可以使用
│   │   └── membuild
│   │   ├── build_rtl.php
│   │   ├── build_tb.php
│   │   ├── build_wb_mem.php
│   │   ├── examples
│   │   │   ├── data.txt
│   │   │   └── readmemh.v
│   │   ├── hello.bin
│   │   ├── reset.bin
│   │   ├── rtl
│   │   │   ├── mem.tpl.v
│   │   │   ├── ramb16_s9.tpl.php
│   │   │   ├── ramb16_s9.tpl.v
│   │   │   └── 有注释信息ramb16_s9.tpl.v
│   │   ├── rtlmem.php
│   │   ├── tb
│   │   │   ├── mem.tpl.v
│   │   │   ├── wb_mem.tpl.v
│   │   │   └── 另一版本mem.tpl.v
│   │   ├── tpl
│   │   │   └── wb_mem.tpl.v
│   │   ├── view.php
│   │   └── 说明.txt
│   ├── membuild 20080521 生成的代码可以使用.rar
│   ├── mini_or1200 20080521 仿真和上板调试通过
│   │   └── mini_or1200
│   │   ├── bin
│   │   │   ├── hello.bin
│   │   │   └── reset.bin
│   │   ├── mini_or1200_top.bit
│   │   ├── or32soft
│   │   │   ├── dat0.txt
│   │   │   ├── dat1.txt
│   │   │   ├── dat2.txt
│   │   │   ├── dat3.txt
│   │   │   ├── hello.bin
│   │   │   ├── mem_U0.v
│   │   │   ├── mem_U1.v
│   │   │   ├── mem_U2.v
│   │   │   ├── mem_U3.v
│   │   │   ├── mem_tb_U0.v
│   │   │   ├── mem_tb_U1.v
│   │   │   ├── mem_tb_U2.v
│   │   │   ├── mem_tb_U3.v
│   │   │   ├── reset.bin
│   │   │   └── wbs_mem.v
│   │   ├── project
│   │   │   ├── clkdiv.xaw
│   │   │   ├── dbg_defines.v
│   │   │   ├── mini.ise
│   │   │   ├── mini.restore
│   │   │   ├── mini_or1200_defines.v
│   │   │   ├── mini_or1200_top.bit
│   │   │   ├── mini_or1200_top_summary.html
│   │   │   ├── or1200_defines.v
│   │   │   ├── timescale.v
│   │   │   └── uart_defines.v
│   │   ├── rtl
│   │   │   ├── dbg_interface
│   │   │   │   ├── CVS
│   │   │   │   │   ├── Entries
│   │   │   │   │   ├── Repository
│   │   │   │   │   └── Root
│   │   │   │   ├── dbg_crc8_d1.v
│   │   │   │   ├── dbg_defines.v
│   │   │   │   ├── dbg_register.v
│   │   │   │   ├── dbg_registers.v
│   │   │   │   ├── dbg_sync_clk1_clk2.v
│   │   │   │   ├── dbg_top.v
│   │   │   │   ├── dbg_trace.v
│   │   │   │   └── timescale.v
│   │   │   ├── main.ucf
│   │   │   ├── mem_if
│   │   │   │   ├── dat0.txt
│   │   │   │   ├── dat1.txt
│   │   │   │   ├── dat2.txt
│   │   │   │   ├── dat3.txt
│   │   │   │   ├── mem_U0.v
│   │   │   │   ├── mem_U1.v
│   │   │   │   ├── mem_U2.v
│   │   │   │   ├── mem_U3.v
│   │   │   │   ├── mem_tb_U0.v
│   │   │   │   ├── mem_tb_U1.v
│   │   │   │   ├── mem_tb_U2.v
│   │   │   │   ├── mem_tb_U3.v
│   │   │   │   └── wbs_mem.v
│   │   │   ├── mini_or1200_defines.v
│   │   │   ├── mini_or1200_tb.v
│   │   │   ├── mini_or1200_top.v
│   │   │   ├── or1200
│   │   │   │   ├── CVS
│   │   │   │   │   ├── Entries
│   │   │   │   │   ├── Repository
│   │   │   │   │   └── Root
│   │   │   │   ├── or1200_alu.v
│   │   │   │   ├── or1200_amultp2_32x32.v
│   │   │   │   ├── or1200_cfgr.v
│   │   │   │   ├── or1200_cpu.v
│   │   │   │   ├── or1200_ctrl.v
│   │   │   │   ├── or1200_dc_fsm.v
│   │   │   │   ├── or1200_dc_ram.v
│   │   │   │   ├── or1200_dc_tag.v
│   │   │   │   ├── or1200_dc_top.v
│   │   │   │   ├── or1200_defines.v
│   │   │   │   ├── or1200_dmmu_tlb.v
│   │   │   │   ├── or1200_dmmu_top.v
│   │   │   │   ├── or1200_dpram_256x32.v
│   │   │   │   ├── or1200_dpram_32x32.v
│   │   │   │   ├── or1200_du.v
│   │   │   │   ├── or1200_except.v
│   │   │   │   ├── or1200_freeze.v
│   │   │   │   ├── or1200_genpc.v
│   │   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   │   ├── or1200_ic_fsm.v
│   │   │   │   ├── or1200_ic_ram.v
│   │   │   │   ├── or1200_ic_tag.v
│   │   │   │   ├── or1200_ic_top.v
│   │   │   │   ├── or1200_if.v
│   │   │   │   ├── or1200_immu_tlb.v
│   │   │   │   ├── or1200_immu_top.v
│   │   │   │   ├── or1200_iwb_biu.v
│   │   │   │   ├── or1200_lsu.v
│   │   │   │   ├── or1200_mem2reg.v
│   │   │   │   ├── or1200_mult_mac.v
│   │   │   │   ├── or1200_operandmuxes.v
│   │   │   │   ├── or1200_pic.v
│   │   │   │   ├── or1200_pm.v
│   │   │   │   ├── or1200_qmem_top.v
│   │   │   │   ├── or1200_reg2mem.v
│   │   │   │   ├── or1200_rf.v
│   │   │   │   ├── or1200_rfram_generic.v
│   │   │   │   ├── or1200_sb.v
│   │   │   │   ├── or1200_sb_fifo.v
│   │   │   │   ├── or1200_spram_1024x32.v
│   │   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   │   ├── or1200_spram_1024x8.v
│   │   │   │   ├── or1200_spram_128x32.v
│   │   │   │   ├── or1200_spram_2048x32.v
│   │   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   │   ├── or1200_spram_2048x8.v
│   │   │   │   ├── or1200_spram_256x21.v
│   │   │   │   ├── or1200_spram_32x24.v
│   │   │   │   ├── or1200_spram_512x20.v
│   │   │   │   ├── or1200_spram_64x14.v
│   │   │   │   ├── or1200_spram_64x22.v
│   │   │   │   ├── or1200_spram_64x24.v
│   │   │   │   ├── or1200_sprs.v
│   │   │   │   ├── or1200_top.v
│   │   │   │   ├── or1200_tpram_32x32.v
│   │   │   │   ├── or1200_tt.v
│   │   │   │   ├── or1200_wb_biu.v
│   │   │   │   ├── or1200_wbmux.v
│   │   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   │   └── timescale.v
│   │   │   ├── reset
│   │   │   │   ├── Debouncer.v
│   │   │   │   ├── RESET.v
│   │   │   │   ├── RESET_DB.v
│   │   │   │   └── RESET_tb.v
│   │   │   ├── tc_top.v
│   │   │   └── uart16550
│   │   │   ├── CVS
│   │   │   │   ├── Entries
│   │   │   │   ├── Repository
│   │   │   │   └── Root
│   │   │   ├── raminfr.v
│   │   │   ├── timescale.v
│   │   │   ├── uart_debug_if.v
│   │   │   ├── uart_defines.v
│   │   │   ├── uart_receiver.v
│   │   │   ├── uart_regs.v
│   │   │   ├── uart_rfifo.v
│   │   │   ├── uart_sync_flops.v
│   │   │   ├── uart_tfifo.v
│   │   │   ├── uart_top.v
│   │   │   ├── uart_transmitter.v
│   │   │   └── uart_wb.v
│   │   ├── sim
│   │   │   ├── dat0.txt
│   │   │   ├── dat1.txt
│   │   │   ├── dat2.txt
│   │   │   ├── dat3.txt
│   │   │   ├── dbg_defines.v
│   │   │   ├── mini_or1200_defines.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── sim.cr.mti
│   │   │   ├── sim.mpf
│   │   │   ├── timescale.v
│   │   │   ├── uart_defines.v
│   │   │   └── work
│   │   │   └── _info
│   │   ├── soft
│   │   │   ├── hello-uart
│   │   │   │   ├── CVS
│   │   │   │   │   ├── Entries
│   │   │   │   │   ├── Repository
│   │   │   │   │   ├── Root
│   │   │   │   │   └── Template
│   │   │   │   ├── Makefile
│   │   │   │   ├── README.txt
│   │   │   │   ├── board.h
│   │   │   │   ├── hello.c
│   │   │   │   ├── hello.dis
│   │   │   │   ├── hello.or32
│   │   │   │   ├── mc.h
│   │   │   │   ├── ram.ld
│   │   │   │   ├── reset.S
│   │   │   │   ├── sim.cfg
│   │   │   │   ├── uart.h
│   │   │   │   ├── uart0.rx
│   │   │   │   └── uart0.tx
│   │   │   ├── hello-uart.rar
│   │   │   └── reset
│   │   │   ├── Makefile
│   │   │   ├── ram.ld
│   │   │   └── reset.S
│   │   ├── 说明.txt
│   │   ├── 参考书目.txt
│   │   ├── 工作记录.txt
│   │   └── 软件编译说明.txt
│   ├── mini_or1200 20080521 仿真和上板调试通过.rar
│   └── 说明.txt
└── tortoise_basic_soc.rar

31 directories, 208 files

标签:

实例下载地址

openrisc_demo.rar

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警