在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → verilog编程实现的数字钟

verilog编程实现的数字钟

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:6.59M
  • 下载次数:9
  • 浏览次数:88
  • 发布时间:2020-07-11
  • 实例类别:一般编程问题
  • 发 布 人:robot666
  • 文件格式:.zip
  • 所需积分:2
 

实例介绍

【实例简介】
verilog编程实现的数字钟,里面有详尽的注释,整个工程直接打包,里面有波形图仿真,程序代码.v文件,可以直接下载到FPGA上运行显示,是电子线路测试实验的验收程序,扩展功能 任意闹钟(手动设置时间) 12小时/24小时切换 自动报整点时数(几点响/亮几下)。 基本功能 以数字形式显示时、分; 秒的用LED小时; 能手动校时、校分
【实例截图】
【核心代码】
TimeClock
└── TimeClock
├── Alarm_LED.v
├── Alarm_LED.v.bak
├── Alarm_radio.v
├── Alarm_radio.v.bak
├── Bell.v
├── Bell.v.bak
├── SEG7_LUT.v
├── Time_Clock.asm.rpt
├── Time_Clock.done
├── Time_Clock.dpf
├── Time_Clock.fit.rpt
├── Time_Clock.fit.smsg
├── Time_Clock.fit.summary
├── Time_Clock.flow.rpt
├── Time_Clock.map.rpt
├── Time_Clock.map.smsg
├── Time_Clock.map.summary
├── Time_Clock.pin
├── Time_Clock.qpf
├── Time_Clock.qsf
├── Time_Clock.qws
├── Time_Clock.sof
├── Time_Clock.sta.rpt
├── Time_Clock.sta.summary
├── Time_Clock.v
├── Time_Clock.v.bak
├── Time_Clock_assignment_defaults.qdf
├── _2to1MUX.v
├── _4bitcomparator.v.bak
├── _8bitcomparator.v
├── counter10.v
├── counter12.v
├── counter24or12
│   ├── counter24or12.asm.rpt
│   ├── counter24or12.done
│   ├── counter24or12.fit.rpt
│   ├── counter24or12.fit.smsg
│   ├── counter24or12.fit.summary
│   ├── counter24or12.flow.rpt
│   ├── counter24or12.map.rpt
│   ├── counter24or12.map.summary
│   ├── counter24or12.pin
│   ├── counter24or12.qpf
│   ├── counter24or12.qsf
│   ├── counter24or12.qws
│   ├── counter24or12.sim.rpt
│   ├── counter24or12.sof
│   ├── counter24or12.sta.rpt
│   ├── counter24or12.sta.summary
│   ├── counter24or12.vwf
│   ├── db
│   │   ├── counter24or12.(0).cnf.cdb
│   │   ├── counter24or12.(0).cnf.hdb
│   │   ├── counter24or12.asm.qmsg
│   │   ├── counter24or12.asm.rdb
│   │   ├── counter24or12.asm_labs.ddb
│   │   ├── counter24or12.cbx.xml
│   │   ├── counter24or12.cmp.bpm
│   │   ├── counter24or12.cmp.cbp
│   │   ├── counter24or12.cmp.cdb
│   │   ├── counter24or12.cmp.ecobp
│   │   ├── counter24or12.cmp.hdb
│   │   ├── counter24or12.cmp.kpt
│   │   ├── counter24or12.cmp.logdb
│   │   ├── counter24or12.cmp.rdb
│   │   ├── counter24or12.cmp_merge.kpt
│   │   ├── counter24or12.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   │   ├── counter24or12.cuda_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│   │   ├── counter24or12.db_info
│   │   ├── counter24or12.eco.cdb
│   │   ├── counter24or12.eds_overflow
│   │   ├── counter24or12.fit.qmsg
│   │   ├── counter24or12.fnsim.cdb
│   │   ├── counter24or12.fnsim.hdb
│   │   ├── counter24or12.fnsim.qmsg
│   │   ├── counter24or12.hier_info
│   │   ├── counter24or12.hif
│   │   ├── counter24or12.lpc.html
│   │   ├── counter24or12.lpc.rdb
│   │   ├── counter24or12.lpc.txt
│   │   ├── counter24or12.map.bpm
│   │   ├── counter24or12.map.cdb
│   │   ├── counter24or12.map.ecobp
│   │   ├── counter24or12.map.hdb
│   │   ├── counter24or12.map.kpt
│   │   ├── counter24or12.map.logdb
│   │   ├── counter24or12.map.qmsg
│   │   ├── counter24or12.map_bb.cdb
│   │   ├── counter24or12.map_bb.hdb
│   │   ├── counter24or12.map_bb.logdb
│   │   ├── counter24or12.pre_map.cdb
│   │   ├── counter24or12.pre_map.hdb
│   │   ├── counter24or12.rtlv.hdb
│   │   ├── counter24or12.rtlv_sg.cdb
│   │   ├── counter24or12.rtlv_sg_swap.cdb
│   │   ├── counter24or12.sgdiff.cdb
│   │   ├── counter24or12.sgdiff.hdb
│   │   ├── counter24or12.sim.cvwf
│   │   ├── counter24or12.sim.hdb
│   │   ├── counter24or12.sim.qmsg
│   │   ├── counter24or12.sim.rdb
│   │   ├── counter24or12.simfam
│   │   ├── counter24or12.sld_design_entry.sci
│   │   ├── counter24or12.sld_design_entry_dsc.sci
│   │   ├── counter24or12.smart_action.txt
│   │   ├── counter24or12.sta.qmsg
│   │   ├── counter24or12.sta.rdb
│   │   ├── counter24or12.sta_cmp.6_slow_1200mv_85c.tdb
│   │   ├── counter24or12.syn_hier_info
│   │   ├── counter24or12.tis_db_list.ddb
│   │   ├── counter24or12.tiscmp.fast_1200mv_0c.ddb
│   │   ├── counter24or12.tiscmp.slow_1200mv_0c.ddb
│   │   ├── counter24or12.tiscmp.slow_1200mv_85c.ddb
│   │   ├── logic_util_heursitic.dat
│   │   ├── prev_cmp_counter24or12.qmsg
│   │   ├── prev_cmp_counter24or12.sim.qmsg
│   │   └── wed.wsf
│   └── incremental_db
│   ├── README
│   └── compiled_partitions
│   ├── counter24or12.root_partition.cmp.cdb
│   ├── counter24or12.root_partition.cmp.dfp
│   ├── counter24or12.root_partition.cmp.hdb
│   ├── counter24or12.root_partition.cmp.kpt
│   ├── counter24or12.root_partition.cmp.logdb
│   ├── counter24or12.root_partition.cmp.rcfdb
│   ├── counter24or12.root_partition.cmp.re.rcfdb
│   ├── counter24or12.root_partition.map.cdb
│   ├── counter24or12.root_partition.map.dpi
│   ├── counter24or12.root_partition.map.hdb
│   └── counter24or12.root_partition.map.kpt
├── counter24or12.v
├── counter24or12.v.bak
├── counter6.v
├── counter60.v
├── db
│   ├── Time_Clock.(0).cnf.cdb
│   ├── Time_Clock.(0).cnf.hdb
│   ├── Time_Clock.(1).cnf.cdb
│   ├── Time_Clock.(1).cnf.hdb
│   ├── Time_Clock.(10).cnf.cdb
│   ├── Time_Clock.(10).cnf.hdb
│   ├── Time_Clock.(11).cnf.cdb
│   ├── Time_Clock.(11).cnf.hdb
│   ├── Time_Clock.(12).cnf.cdb
│   ├── Time_Clock.(12).cnf.hdb
│   ├── Time_Clock.(2).cnf.cdb
│   ├── Time_Clock.(2).cnf.hdb
│   ├── Time_Clock.(3).cnf.cdb
│   ├── Time_Clock.(3).cnf.hdb
│   ├── Time_Clock.(4).cnf.cdb
│   ├── Time_Clock.(4).cnf.hdb
│   ├── Time_Clock.(5).cnf.cdb
│   ├── Time_Clock.(5).cnf.hdb
│   ├── Time_Clock.(6).cnf.cdb
│   ├── Time_Clock.(6).cnf.hdb
│   ├── Time_Clock.(7).cnf.cdb
│   ├── Time_Clock.(7).cnf.hdb
│   ├── Time_Clock.(8).cnf.cdb
│   ├── Time_Clock.(8).cnf.hdb
│   ├── Time_Clock.(9).cnf.cdb
│   ├── Time_Clock.(9).cnf.hdb
│   ├── Time_Clock.asm.qmsg
│   ├── Time_Clock.asm.rdb
│   ├── Time_Clock.cbx.xml
│   ├── Time_Clock.cmp.bpm
│   ├── Time_Clock.cmp.cbp
│   ├── Time_Clock.cmp.cdb
│   ├── Time_Clock.cmp.ecobp
│   ├── Time_Clock.cmp.hdb
│   ├── Time_Clock.cmp.kpt
│   ├── Time_Clock.cmp.logdb
│   ├── Time_Clock.cmp.rdb
│   ├── Time_Clock.cmp_merge.kpt
│   ├── Time_Clock.cuda_io_sim_cache.31um_ff_1200mv_0c_fast.hsd
│   ├── Time_Clock.cuda_io_sim_cache.31um_tt_1200mv_85c_slow.hsd
│   ├── Time_Clock.db_info
│   ├── Time_Clock.eco.cdb
│   ├── Time_Clock.fit.qmsg
│   ├── Time_Clock.hier_info
│   ├── Time_Clock.hif
│   ├── Time_Clock.lpc.html
│   ├── Time_Clock.lpc.rdb
│   ├── Time_Clock.lpc.txt
│   ├── Time_Clock.map.bpm
│   ├── Time_Clock.map.cdb
│   ├── Time_Clock.map.ecobp
│   ├── Time_Clock.map.hdb
│   ├── Time_Clock.map.kpt
│   ├── Time_Clock.map.logdb
│   ├── Time_Clock.map.qmsg
│   ├── Time_Clock.map_bb.cdb
│   ├── Time_Clock.map_bb.hdb
│   ├── Time_Clock.map_bb.logdb
│   ├── Time_Clock.pre_map.cdb
│   ├── Time_Clock.pre_map.hdb
│   ├── Time_Clock.rtlv.hdb
│   ├── Time_Clock.rtlv_sg.cdb
│   ├── Time_Clock.rtlv_sg_swap.cdb
│   ├── Time_Clock.sgdiff.cdb
│   ├── Time_Clock.sgdiff.hdb
│   ├── Time_Clock.sld_design_entry.sci
│   ├── Time_Clock.sld_design_entry_dsc.sci
│   ├── Time_Clock.smart_action.txt
│   ├── Time_Clock.sta.qmsg
│   ├── Time_Clock.sta.rdb
│   ├── Time_Clock.sta_cmp.6_slow_1200mv_85c.tdb
│   ├── Time_Clock.syn_hier_info
│   ├── Time_Clock.tis_db_list.ddb
│   ├── Time_Clock.tiscmp.fast_1200mv_0c.ddb
│   ├── Time_Clock.tiscmp.slow_1200mv_0c.ddb
│   ├── Time_Clock.tiscmp.slow_1200mv_85c.ddb
│   ├── Time_Clock.tmw_info
│   ├── logic_util_heursitic.dat
│   ├── prev_cmp_Time_Clock.asm.qmsg
│   ├── prev_cmp_Time_Clock.fit.qmsg
│   ├── prev_cmp_Time_Clock.map.qmsg
│   ├── prev_cmp_Time_Clock.qmsg
│   └── prev_cmp_Time_Clock.sta.qmsg
├── fre_divider
│   ├── db
│   │   ├── fre_divider.(0).cnf.cdb
│   │   ├── fre_divider.(0).cnf.hdb
│   │   ├── fre_divider.asm.qmsg
│   │   ├── fre_divider.asm.rdb
│   │   ├── fre_divider.asm_labs.ddb
│   │   ├── fre_divider.cbx.xml
│   │   ├── fre_divider.cmp.bpm
│   │   ├── fre_divider.cmp.cbp
│   │   ├── fre_divider.cmp.cdb
│   │   ├── fre_divider.cmp.ecobp
│   │   ├── fre_divider.cmp.hdb
│   │   ├── fre_divider.cmp.kpt
│   │   ├── fre_divider.cmp.logdb
│   │   ├── fre_divider.cmp.rdb
│   │   ├── fre_divider.cmp_merge.kpt
│   │   ├── fre_divider.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   │   ├── fre_divider.cuda_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│   │   ├── fre_divider.db_info
│   │   ├── fre_divider.eco.cdb
│   │   ├── fre_divider.eds_overflow
│   │   ├── fre_divider.fit.qmsg
│   │   ├── fre_divider.fnsim.hdb
│   │   ├── fre_divider.fnsim.qmsg
│   │   ├── fre_divider.hier_info
│   │   ├── fre_divider.hif
│   │   ├── fre_divider.lpc.html
│   │   ├── fre_divider.lpc.rdb
│   │   ├── fre_divider.lpc.txt
│   │   ├── fre_divider.map.bpm
│   │   ├── fre_divider.map.cdb
│   │   ├── fre_divider.map.ecobp
│   │   ├── fre_divider.map.hdb
│   │   ├── fre_divider.map.kpt
│   │   ├── fre_divider.map.logdb
│   │   ├── fre_divider.map.qmsg
│   │   ├── fre_divider.map_bb.cdb
│   │   ├── fre_divider.map_bb.hdb
│   │   ├── fre_divider.map_bb.logdb
│   │   ├── fre_divider.pre_map.cdb
│   │   ├── fre_divider.pre_map.hdb
│   │   ├── fre_divider.rtlv.hdb
│   │   ├── fre_divider.rtlv_sg.cdb
│   │   ├── fre_divider.rtlv_sg_swap.cdb
│   │   ├── fre_divider.sgdiff.cdb
│   │   ├── fre_divider.sgdiff.hdb
│   │   ├── fre_divider.sim.cvwf
│   │   ├── fre_divider.sim.hdb
│   │   ├── fre_divider.sim.qmsg
│   │   ├── fre_divider.sim.rdb
│   │   ├── fre_divider.sim_temp_.vwf
│   │   ├── fre_divider.simfam
│   │   ├── fre_divider.sld_design_entry.sci
│   │   ├── fre_divider.sld_design_entry_dsc.sci
│   │   ├── fre_divider.smart_action.txt
│   │   ├── fre_divider.sta.qmsg
│   │   ├── fre_divider.sta.rdb
│   │   ├── fre_divider.sta_cmp.6_slow_1200mv_85c.tdb
│   │   ├── fre_divider.syn_hier_info
│   │   ├── fre_divider.tis_db_list.ddb
│   │   ├── fre_divider.tiscmp.fast_1200mv_0c.ddb
│   │   ├── fre_divider.tiscmp.slow_1200mv_0c.ddb
│   │   ├── fre_divider.tiscmp.slow_1200mv_85c.ddb
│   │   ├── fre_divider.tmw_info
│   │   ├── logic_util_heursitic.dat
│   │   ├── prev_cmp_fre_divider.asm.qmsg
│   │   ├── prev_cmp_fre_divider.fit.qmsg
│   │   ├── prev_cmp_fre_divider.map.qmsg
│   │   ├── prev_cmp_fre_divider.qmsg
│   │   ├── prev_cmp_fre_divider.sim.qmsg
│   │   ├── prev_cmp_fre_divider.sta.qmsg
│   │   └── wed.wsf
│   ├── fre_divider.asm.rpt
│   ├── fre_divider.done
│   ├── fre_divider.fit.rpt
│   ├── fre_divider.fit.smsg
│   ├── fre_divider.fit.summary
│   ├── fre_divider.flow.rpt
│   ├── fre_divider.map.rpt
│   ├── fre_divider.map.summary
│   ├── fre_divider.pin
│   ├── fre_divider.qpf
│   ├── fre_divider.qsf
│   ├── fre_divider.qws
│   ├── fre_divider.sof
│   ├── fre_divider.sta.rpt
│   ├── fre_divider.sta.summary
│   ├── fre_divider.vwf
│   ├── fre_divider_assignment_defaults.qdf
│   ├── incremental_db
│   │   ├── README
│   │   └── compiled_partitions
│   │   ├── fre_divider.root_partition.cmp.cdb
│   │   ├── fre_divider.root_partition.cmp.dfp
│   │   ├── fre_divider.root_partition.cmp.hdb
│   │   ├── fre_divider.root_partition.cmp.kpt
│   │   ├── fre_divider.root_partition.cmp.logdb
│   │   ├── fre_divider.root_partition.cmp.rcfdb
│   │   ├── fre_divider.root_partition.cmp.re.rcfdb
│   │   ├── fre_divider.root_partition.map.cdb
│   │   ├── fre_divider.root_partition.map.dpi
│   │   ├── fre_divider.root_partition.map.hdb
│   │   └── fre_divider.root_partition.map.kpt
│   └── simulation
│   ├── fre_divider.asm.rpt
│   ├── fre_divider.done
│   ├── fre_divider.fit.rpt
│   ├── fre_divider.fit.smsg
│   ├── fre_divider.fit.summary
│   ├── fre_divider.flow.rpt
│   ├── fre_divider.map.rpt
│   ├── fre_divider.map.summary
│   ├── fre_divider.pin
│   ├── fre_divider.sim.rpt
│   ├── fre_divider.sof
│   ├── fre_divider.sta.rpt
│   └── fre_divider.sta.summary
├── fre_divider.v
├── fre_divider.v.bak
├── incremental_db
│   ├── README
│   └── compiled_partitions
│   ├── Time_Clock.root_partition.cmp.cdb
│   ├── Time_Clock.root_partition.cmp.dfp
│   ├── Time_Clock.root_partition.cmp.hdb
│   ├── Time_Clock.root_partition.cmp.kpt
│   ├── Time_Clock.root_partition.cmp.logdb
│   ├── Time_Clock.root_partition.cmp.rcfdb
│   ├── Time_Clock.root_partition.cmp.re.rcfdb
│   ├── Time_Clock.root_partition.map.cdb
│   ├── Time_Clock.root_partition.map.dpi
│   ├── Time_Clock.root_partition.map.hdb
│   └── Time_Clock.root_partition.map.kpt
├── top_clock
│   ├── 4bitcomparator.v.bak
│   ├── Alarm_LED.v.bak
│   ├── Alarm_radio.v.bak
│   ├── Bell.v.bak
│   ├── Decoder.v.bak
│   ├── _2to1MUX.v.bak
│   ├── counter10.v.bak
│   ├── counter24.v.bak
│   ├── counter6.v.bak
│   ├── counter60.v.bak
│   ├── db
│   │   ├── logic_util_heursitic.dat
│   │   ├── prev_cmp_top_clock.fit.qmsg
│   │   ├── prev_cmp_top_clock.map.qmsg
│   │   ├── prev_cmp_top_clock.qmsg
│   │   ├── top_clock.(0).cnf.cdb
│   │   ├── top_clock.(0).cnf.hdb
│   │   ├── top_clock.(1).cnf.cdb
│   │   ├── top_clock.(1).cnf.hdb
│   │   ├── top_clock.(2).cnf.cdb
│   │   ├── top_clock.(2).cnf.hdb
│   │   ├── top_clock.(3).cnf.cdb
│   │   ├── top_clock.(3).cnf.hdb
│   │   ├── top_clock.(4).cnf.cdb
│   │   ├── top_clock.(4).cnf.hdb
│   │   ├── top_clock.amm.cdb
│   │   ├── top_clock.asm.qmsg
│   │   ├── top_clock.asm.rdb
│   │   ├── top_clock.asm_labs.ddb
│   │   ├── top_clock.cbx.xml
│   │   ├── top_clock.cmp.bpm
│   │   ├── top_clock.cmp.cdb
│   │   ├── top_clock.cmp.hdb
│   │   ├── top_clock.cmp.kpt
│   │   ├── top_clock.cmp.logdb
│   │   ├── top_clock.cmp.rdb
│   │   ├── top_clock.cmp_merge.kpt
│   │   ├── top_clock.cuda_io_sim_cache.31um_ff_1200mv_0c_fast.hsd
│   │   ├── top_clock.cuda_io_sim_cache.31um_tt_1200mv_85c_slow.hsd
│   │   ├── top_clock.db_info
│   │   ├── top_clock.eda.qmsg
│   │   ├── top_clock.fit.qmsg
│   │   ├── top_clock.hier_info
│   │   ├── top_clock.hif
│   │   ├── top_clock.idb.cdb
│   │   ├── top_clock.lpc.html
│   │   ├── top_clock.lpc.rdb
│   │   ├── top_clock.lpc.txt
│   │   ├── top_clock.map.bpm
│   │   ├── top_clock.map.cdb
│   │   ├── top_clock.map.hdb
│   │   ├── top_clock.map.kpt
│   │   ├── top_clock.map.logdb
│   │   ├── top_clock.map.qmsg
│   │   ├── top_clock.map_bb.cdb
│   │   ├── top_clock.map_bb.hdb
│   │   ├── top_clock.map_bb.logdb
│   │   ├── top_clock.pre_map.cdb
│   │   ├── top_clock.pre_map.hdb
│   │   ├── top_clock.rtlv.hdb
│   │   ├── top_clock.rtlv_sg.cdb
│   │   ├── top_clock.rtlv_sg_swap.cdb
│   │   ├── top_clock.sgdiff.cdb
│   │   ├── top_clock.sgdiff.hdb
│   │   ├── top_clock.sim.cvwf
│   │   ├── top_clock.sld_design_entry.sci
│   │   ├── top_clock.sld_design_entry_dsc.sci
│   │   ├── top_clock.smart_action.txt
│   │   ├── top_clock.sta.qmsg
│   │   ├── top_clock.sta.rdb
│   │   ├── top_clock.sta_cmp.6_slow_1200mv_85c.tdb
│   │   ├── top_clock.syn_hier_info
│   │   ├── top_clock.tis_db_list.ddb
│   │   ├── top_clock.tiscmp.fast_1200mv_0c.ddb
│   │   ├── top_clock.tiscmp.slow_1200mv_0c.ddb
│   │   ├── top_clock.tiscmp.slow_1200mv_85c.ddb
│   │   ├── top_clock.tmw_info
│   │   └── wed.wsf
│   ├── fre_divider.v.bak
│   ├── fre_divider.vwf
│   ├── incremental_db
│   │   ├── README
│   │   └── compiled_partitions
│   │   ├── top_clock.db_info
│   │   ├── top_clock.root_partition.cmp.cdb
│   │   ├── top_clock.root_partition.cmp.dfp
│   │   ├── top_clock.root_partition.cmp.hdb
│   │   ├── top_clock.root_partition.cmp.kpt
│   │   ├── top_clock.root_partition.cmp.logdb
│   │   ├── top_clock.root_partition.cmp.rcfdb
│   │   ├── top_clock.root_partition.map.cdb
│   │   ├── top_clock.root_partition.map.dpi
│   │   ├── top_clock.root_partition.map.hbdb.cdb
│   │   ├── top_clock.root_partition.map.hbdb.hb_info
│   │   ├── top_clock.root_partition.map.hbdb.hdb
│   │   ├── top_clock.root_partition.map.hbdb.sig
│   │   ├── top_clock.root_partition.map.hdb
│   │   └── top_clock.root_partition.map.kpt
│   ├── simulation
│   │   ├── Waveform1.vwf
│   │   └── modelsim
│   │   ├── top_clock.sft
│   │   ├── top_clock.vo
│   │   ├── top_clock.vwf
│   │   ├── top_clock_6_1200mv_0c_slow.vo
│   │   ├── top_clock_6_1200mv_0c_v_slow.sdo
│   │   ├── top_clock_6_1200mv_85c_slow.vo
│   │   ├── top_clock_6_1200mv_85c_v_slow.sdo
│   │   ├── top_clock_min_1200mv_0c_fast.vo
│   │   ├── top_clock_min_1200mv_0c_v_fast.sdo
│   │   ├── top_clock_modelsim.xrf
│   │   └── top_clock_v.sdo
│   ├── top_clock.asm.rpt
│   ├── top_clock.done
│   ├── top_clock.eda.rpt
│   ├── top_clock.fit.rpt
│   ├── top_clock.fit.smsg
│   ├── top_clock.fit.summary
│   ├── top_clock.flow.rpt
│   ├── top_clock.map.rpt
│   ├── top_clock.map.summary
│   ├── top_clock.pin
│   ├── top_clock.qpf
│   ├── top_clock.qsf
│   ├── top_clock.qws
│   ├── top_clock.sim.rpt
│   ├── top_clock.sof
│   ├── top_clock.sta.rpt
│   ├── top_clock.sta.summary
│   ├── top_clock.v.bak
│   └── top_clock_assignment_defaults.qdf
├── top_clock.v
└── top_clock.v.bak

19 directories, 469 files

标签:

实例下载地址

verilog编程实现的数字钟

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警