在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → 基于FPGA的SDRAM控制程序_特权同学

基于FPGA的SDRAM控制程序_特权同学

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:12.45M
  • 下载次数:9
  • 浏览次数:85
  • 发布时间:2020-07-10
  • 实例类别:一般编程问题
  • 发 布 人:robot666
  • 文件格式:.rar
  • 所需积分:2
 

实例介绍

【实例简介】
基于SDRAM读写控制和串口调试实验,主要运用FIFO串口,对SDRAM进行读写控制。
【实例截图】
【核心代码】
ex14_SDRAM
└── ex14_SDRAM
├── SDRAM读写测试.docx
├── datasheet
│   ├── 042174sdr_product_guide_nov_07.pdf
│   ├── 044975sdr_device_operation_jul_06.pdf
│   ├── 299156SDRAM_code.pdf
│   ├── 678733sdr_timing_diagram_feb_04.pdf
│   ├── ds_k4s64xx32k_rev11.pdf
│   └── reference_verilog
│   ├── README.v
│   └── SDRSD50_071010.v
├── sdr_test.jpg
├── sdram_mdl
│   ├── PLL_ctrl.bsf
│   ├── PLL_ctrl.ppf
│   ├── PLL_ctrl.qip
│   ├── PLL_ctrl.v
│   ├── PLL_ctrl_bb.v
│   ├── PLL_ctrl_inst.v
│   ├── PLL_ctrl_wave0.jpg
│   ├── PLL_ctrl_waveforms.html
│   ├── datagene.v
│   ├── db
│   │   ├── a_fefifo_ctc.tdf
│   │   ├── a_fefifo_htc.tdf
│   │   ├── a_gray2bin_q4b.tdf
│   │   ├── a_graycounter_u06.tdf
│   │   ├── add_sub_918.tdf
│   │   ├── add_sub_gub.tdf
│   │   ├── add_sub_se8.tdf
│   │   ├── alt_sync_fifo_0fm.tdf
│   │   ├── alt_sync_fifo_0oi.tdf
│   │   ├── alt_synch_pipe_oc8.tdf
│   │   ├── alt_synch_pipe_pc8.tdf
│   │   ├── altsyncram_1lh1.tdf
│   │   ├── cntr_cta.tdf
│   │   ├── cntr_kua.tdf
│   │   ├── dcfifo_35l1.tdf
│   │   ├── dcfifo_o2l1.tdf
│   │   ├── dffpipe_gd9.tdf
│   │   ├── dffpipe_id9.tdf
│   │   ├── dffpipe_jd9.tdf
│   │   ├── dpram_6o31.tdf
│   │   ├── logic_util_heursitic.dat
│   │   ├── prev_cmp_sdr_test.asm.qmsg
│   │   ├── prev_cmp_sdr_test.eda.qmsg
│   │   ├── prev_cmp_sdr_test.fit.qmsg
│   │   ├── prev_cmp_sdr_test.map.qmsg
│   │   ├── prev_cmp_sdr_test.qmsg
│   │   ├── prev_cmp_sdr_test.sta.qmsg
│   │   ├── sdr_test.(0).cnf.cdb
│   │   ├── sdr_test.(0).cnf.hdb
│   │   ├── sdr_test.(1).cnf.cdb
│   │   ├── sdr_test.(1).cnf.hdb
│   │   ├── sdr_test.(10).cnf.cdb
│   │   ├── sdr_test.(10).cnf.hdb
│   │   ├── sdr_test.(11).cnf.cdb
│   │   ├── sdr_test.(11).cnf.hdb
│   │   ├── sdr_test.(12).cnf.cdb
│   │   ├── sdr_test.(12).cnf.hdb
│   │   ├── sdr_test.(13).cnf.cdb
│   │   ├── sdr_test.(13).cnf.hdb
│   │   ├── sdr_test.(14).cnf.cdb
│   │   ├── sdr_test.(14).cnf.hdb
│   │   ├── sdr_test.(15).cnf.cdb
│   │   ├── sdr_test.(15).cnf.hdb
│   │   ├── sdr_test.(16).cnf.cdb
│   │   ├── sdr_test.(16).cnf.hdb
│   │   ├── sdr_test.(17).cnf.cdb
│   │   ├── sdr_test.(17).cnf.hdb
│   │   ├── sdr_test.(18).cnf.cdb
│   │   ├── sdr_test.(18).cnf.hdb
│   │   ├── sdr_test.(19).cnf.cdb
│   │   ├── sdr_test.(19).cnf.hdb
│   │   ├── sdr_test.(2).cnf.cdb
│   │   ├── sdr_test.(2).cnf.hdb
│   │   ├── sdr_test.(20).cnf.cdb
│   │   ├── sdr_test.(20).cnf.hdb
│   │   ├── sdr_test.(21).cnf.cdb
│   │   ├── sdr_test.(21).cnf.hdb
│   │   ├── sdr_test.(22).cnf.cdb
│   │   ├── sdr_test.(22).cnf.hdb
│   │   ├── sdr_test.(23).cnf.cdb
│   │   ├── sdr_test.(23).cnf.hdb
│   │   ├── sdr_test.(3).cnf.cdb
│   │   ├── sdr_test.(3).cnf.hdb
│   │   ├── sdr_test.(4).cnf.cdb
│   │   ├── sdr_test.(4).cnf.hdb
│   │   ├── sdr_test.(5).cnf.cdb
│   │   ├── sdr_test.(5).cnf.hdb
│   │   ├── sdr_test.(6).cnf.cdb
│   │   ├── sdr_test.(6).cnf.hdb
│   │   ├── sdr_test.(7).cnf.cdb
│   │   ├── sdr_test.(7).cnf.hdb
│   │   ├── sdr_test.(8).cnf.cdb
│   │   ├── sdr_test.(8).cnf.hdb
│   │   ├── sdr_test.(9).cnf.cdb
│   │   ├── sdr_test.(9).cnf.hdb
│   │   ├── sdr_test.ae.hdb
│   │   ├── sdr_test.asm.qmsg
│   │   ├── sdr_test.asm.rdb
│   │   ├── sdr_test.cbx.xml
│   │   ├── sdr_test.cmp.bpm
│   │   ├── sdr_test.cmp.cdb
│   │   ├── sdr_test.cmp.ecobp
│   │   ├── sdr_test.cmp.hdb
│   │   ├── sdr_test.cmp.kpt
│   │   ├── sdr_test.cmp.logdb
│   │   ├── sdr_test.cmp.rdb
│   │   ├── sdr_test.cmp0.ddb
│   │   ├── sdr_test.cmp_merge.kpt
│   │   ├── sdr_test.db_info
│   │   ├── sdr_test.eco.cdb
│   │   ├── sdr_test.eda.qmsg
│   │   ├── sdr_test.fit.qmsg
│   │   ├── sdr_test.hier_info
│   │   ├── sdr_test.hif
│   │   ├── sdr_test.lpc.html
│   │   ├── sdr_test.lpc.rdb
│   │   ├── sdr_test.lpc.txt
│   │   ├── sdr_test.map.bpm
│   │   ├── sdr_test.map.cdb
│   │   ├── sdr_test.map.ecobp
│   │   ├── sdr_test.map.hdb
│   │   ├── sdr_test.map.kpt
│   │   ├── sdr_test.map.logdb
│   │   ├── sdr_test.map.qmsg
│   │   ├── sdr_test.map_bb.cdb
│   │   ├── sdr_test.map_bb.hdb
│   │   ├── sdr_test.map_bb.logdb
│   │   ├── sdr_test.pre_map.cdb
│   │   ├── sdr_test.pre_map.hdb
│   │   ├── sdr_test.rpp.qmsg
│   │   ├── sdr_test.rtlv.hdb
│   │   ├── sdr_test.rtlv_sg.cdb
│   │   ├── sdr_test.rtlv_sg_swap.cdb
│   │   ├── sdr_test.sgate.rvd
│   │   ├── sdr_test.sgate_sm.rvd
│   │   ├── sdr_test.sgdiff.cdb
│   │   ├── sdr_test.sgdiff.hdb
│   │   ├── sdr_test.sld_design_entry.sci
│   │   ├── sdr_test.sld_design_entry_dsc.sci
│   │   ├── sdr_test.smart_action.txt
│   │   ├── sdr_test.smp_dump.txt
│   │   ├── sdr_test.sta.qmsg
│   │   ├── sdr_test.sta.rdb
│   │   ├── sdr_test.sta_cmp.8_slow.tdb
│   │   ├── sdr_test.syn_hier_info
│   │   ├── sdr_test.tis_db_list.ddb
│   │   └── sdr_test_global_asgn_op.abo
│   ├── incremental_db
│   │   ├── README
│   │   └── compiled_partitions
│   │   ├── sdr_test.root_partition.cmp.atm
│   │   ├── sdr_test.root_partition.cmp.cdb
│   │   ├── sdr_test.root_partition.cmp.dfp
│   │   ├── sdr_test.root_partition.cmp.hdb
│   │   ├── sdr_test.root_partition.cmp.hdbx
│   │   ├── sdr_test.root_partition.cmp.kpt
│   │   ├── sdr_test.root_partition.cmp.logdb
│   │   ├── sdr_test.root_partition.cmp.rcf
│   │   ├── sdr_test.root_partition.cmp.rcfdb
│   │   ├── sdr_test.root_partition.cmp.re.rcfdb
│   │   ├── sdr_test.root_partition.map.atm
│   │   ├── sdr_test.root_partition.map.cdb
│   │   ├── sdr_test.root_partition.map.dpi
│   │   ├── sdr_test.root_partition.map.hdb
│   │   ├── sdr_test.root_partition.map.hdbx
│   │   ├── sdr_test.root_partition.map.kpt
│   │   └── sdr_test.root_partition.merge_hb.atm
│   ├── init_state_r.jpg
│   ├── rdfifo.bsf
│   ├── rdfifo.qip
│   ├── rdfifo.v
│   ├── rdfifo_bb.v
│   ├── rdfifo_inst.v
│   ├── rdfifo_wave0.jpg
│   ├── rdfifo_waveforms.html
│   ├── sdfifo_ctrl.v
│   ├── sdfifo_ctrl_uut_sdffifoctrl.jpg
│   ├── sdr_para.v
│   ├── sdr_test.asm.rpt
│   ├── sdr_test.cdf
│   ├── sdr_test.done
│   ├── sdr_test.dpf
│   ├── sdr_test.eda.rpt
│   ├── sdr_test.fit.rpt
│   ├── sdr_test.fit.smsg
│   ├── sdr_test.fit.summary
│   ├── sdr_test.flow.rpt
│   ├── sdr_test.jpg
│   ├── sdr_test.map.rpt
│   ├── sdr_test.map.summary
│   ├── sdr_test.pin
│   ├── sdr_test.pof
│   ├── sdr_test.qpf
│   ├── sdr_test.qsf
│   ├── sdr_test.qws
│   ├── sdr_test.rar
│   ├── sdr_test.sdc
│   ├── sdr_test.sof
│   ├── sdr_test.sta.rpt
│   ├── sdr_test.sta.summary
│   ├── sdr_test.v
│   ├── sdr_test_assignment_defaults.qdf
│   ├── sdram_cmd.v
│   ├── sdram_ctrl.v
│   ├── sdram_top.v
│   ├── sdram_top_uut_sdramtop.jpg
│   ├── sdram_wr_data.v
│   ├── simulation
│   │   └── modelsim
│   │   ├── SDRSD50_071010.v
│   │   ├── altera_mf.v
│   │   ├── cyclone_atoms.v
│   │   ├── print_task.v
│   │   ├── sdr_test.sft
│   │   ├── sdr_test.vo
│   │   ├── sdr_test_modelsim.xrf
│   │   ├── sdr_test_v.sdo
│   │   ├── sdram_test.cr.mti
│   │   ├── sdram_test.mpf
│   │   ├── sys_ctrl_task.v
│   │   ├── tb_sdrtest.rar
│   │   ├── tb_sdrtest.v
│   │   ├── transcript
│   │   └── write_232rx_file.txt
│   ├── sys_ctrl.v
│   ├── uart_ctrl.v
│   ├── uart_speed_select.v
│   ├── uart_tx.v
│   ├── work_state_r.jpg
│   ├── wrfifo.bsf
│   ├── wrfifo.qip
│   ├── wrfifo.v
│   ├── wrfifo_bb.v
│   ├── wrfifo_inst.v
│   ├── wrfifo_wave0.jpg
│   ├── wrfifo_waveforms.html
│   └── 时序分析.txt
├── 参考资料
│   ├── 31357253-1fdb-4710-b265-70bb8a2fddba.pdf
│   ├── DDR SDRAM在嵌入式系统中的应用 .doc
│   ├── HOW TO USE SDRAM.pdf
│   ├── K4S161622D.pdf
│   ├── K4S641632.pdf
│   ├── K4S641632_TIME.pdf
│   ├── SDRAM Controller.pdf
│   ├── SDRAM设计.pdf
│   ├── SDRAM控制器软核的Verilog设计.files
│   │   ├── 1_10210845.jpg
│   │   ├── 1_10210948.jpg
│   │   ├── 1_10211042.jpg
│   │   ├── 1_10211121.jpg
│   │   ├── 1_10211303.jpg
│   │   ├── 1_10212835.jpg
│   │   ├── 1_10212855.jpg
│   │   ├── 200902.htm
│   │   ├── OblogUserDefault4.css
│   │   ├── ShowXml.htm
│   │   ├── commentedit.htm
│   │   ├── count(1).htm
│   │   ├── count(2).htm
│   │   ├── count.htm
│   │   ├── index_01.jpg
│   │   ├── login.htm
│   │   ├── main.js
│   │   └── xml.gif
│   ├── SDRAM控制器软核的Verilog设计.htm
│   ├── c_xapp851.pdf
│   ├── c_xapp858.pdf
│   ├── ref-sdr-sdram-verilog
│   │   ├── readme_sdr_sdram.txt
│   │   ├── sdr_sdram.pdf
│   │   ├── simulation
│   │   │   └── sdr_sdram_tb.v
│   │   └── source
│   │   ├── Command.v
│   │   ├── PLL1.v
│   │   ├── Params.v
│   │   ├── altclklock.v
│   │   ├── compile_all.v
│   │   ├── control_interface.v
│   │   ├── sdr_data_path.v
│   │   └── sdr_sdram.v
│   ├── ref-sdr-sdram-verilog.rar
│   ├── 总结
│   │   ├── 1.0.jpg
│   │   ├── 1.01.jpg
│   │   ├── 1.1.jpg
│   │   ├── 1.2.jpg
│   │   ├── 1.3.jpg
│   │   ├── SDRAM PIN.jpg
│   │   ├── clk.jpg
│   │   ├── 基于FPGA的SDRAM设计——SDRAM的初始化.doc
│   │   └── 基于FPGA的SDRAM设计——模块化设计思路.doc
│   ├── 基于FPGA的DDR SDRAM控制器在高速数据采集系统中的应用.doc
│   ├── 基于FPGA的SDRAM控制器的设计和实现.doc
│   ├── 实时视频SDRAM控制器的FPGA设计与实现.pdf
│   ├── 很精辟的内存深入讲解5.pdf
│   ├── 高手进阶,终极内存技术指南——完整.doc
│   └── 一种将异步时钟域转换成同步时钟域的方法
│   ├── 000001.tif
│   ├── 000002.tif
│   ├── 000003.tif
│   ├── 000004.tif
│   ├── 000005.tif
│   ├── 000006.tif
│   ├── 000007.tif
│   ├── 000008.tif
│   ├── 000009.tif
│   ├── 000010.tif
│   ├── 000011.tif
│   ├── 000012.tif
│   ├── 000013.tif
│   ├── 000014.tif
│   └── 000015.tif
└── 串口调试助手V2.1.exe

16 directories, 302 files

标签:

实例下载地址

基于FPGA的SDRAM控制程序_特权同学

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警