实例介绍
【实例简介】
这是我毕业设计的程序。我的毕业设计题目是“串口/USB接口的上位机软件设计”，其实现的功能相当于基于PC的数字示波器。里面的程序包括USB驱动（可直接在电脑上安装的，32位和64位的），USB芯片CY7C68013A固件，FPGA程序（USB2.0速度测试和数字示波器的FPGA程序），上位机程序（使用C#，基于Visual Studio 2010）。硬件板子是在淘宝上买的，是梁子开发板系列的USB2.0+SDRAM+FPGA这一块。要有硬件就可以直接展示，下载固件，安装驱动，下载FPGA程序，打开上位机即可。硬件前端是AD采集模拟信号，就像示波器的模拟信号输入口。我买的AD模块是坏的，朋友要买
【实例截图】
【核心代码】
_USB_FPGA程序
└── 毕业设计程序 - 副本
├── USB驱动
│ ├── x64CQU_04A4_1314
│ │ ├── CYUSB.sys
│ │ ├── USB_1314.cat
│ │ └── USB_1314.inf
│ └── x86CQU
│ ├── CYUSB.sys
│ ├── CYUSBCQU.cat
│ └── CYUSBCQU.inf
├── USB速度测试（固件和FPGA）
│ ├── FX2LP firmware
│ │ ├── DSCR.LST
│ │ ├── DSCR.OBJ
│ │ ├── EZUSB.LIB
│ │ ├── FW.LST
│ │ ├── FW.OBJ
│ │ ├── Fx2.h
│ │ ├── USBJmpTb.OBJ
│ │ ├── dscr.a51
│ │ ├── fw.c
│ │ ├── fx2regs.h
│ │ ├── fx2sdly.h
│ │ ├── readme.txt
│ │ ├── slave
│ │ ├── slave.LST
│ │ ├── slave.M51
│ │ ├── slave.OBJ
│ │ ├── slave.Opt
│ │ ├── slave.Uv2
│ │ ├── slave.c
│ │ ├── slave.hex
│ │ ├── slave.iic
│ │ ├── slave.lnp
│ │ ├── slave.plg
│ │ └── syncdly.h
│ ├── fpga_master
│ │ ├── db
│ │ │ ├── fpga_master.(0).cnf.cdb
│ │ │ ├── fpga_master.(0).cnf.hdb
│ │ │ ├── fpga_master.(1).cnf.cdb
│ │ │ ├── fpga_master.(1).cnf.hdb
│ │ │ ├── fpga_master.(2).cnf.cdb
│ │ │ ├── fpga_master.(2).cnf.hdb
│ │ │ ├── fpga_master.(3).cnf.cdb
│ │ │ ├── fpga_master.(3).cnf.hdb
│ │ │ ├── fpga_master.(4).cnf.cdb
│ │ │ ├── fpga_master.(4).cnf.hdb
│ │ │ ├── fpga_master.(5).cnf.cdb
│ │ │ ├── fpga_master.(5).cnf.hdb
│ │ │ ├── fpga_master.(6).cnf.cdb
│ │ │ ├── fpga_master.(6).cnf.hdb
│ │ │ ├── fpga_master.(7).cnf.cdb
│ │ │ ├── fpga_master.(7).cnf.hdb
│ │ │ ├── fpga_master.(8).cnf.cdb
│ │ │ ├── fpga_master.(8).cnf.hdb
│ │ │ ├── fpga_master.amm.cdb
│ │ │ ├── fpga_master.asm.qmsg
│ │ │ ├── fpga_master.asm.rdb
│ │ │ ├── fpga_master.asm_labs.ddb
│ │ │ ├── fpga_master.autoh_e4eb1.map.reg_db.cdb
│ │ │ ├── fpga_master.autol_7d8f1.map.reg_db.cdb
│ │ │ ├── fpga_master.cbx.xml
│ │ │ ├── fpga_master.cmp.bpm
│ │ │ ├── fpga_master.cmp.cdb
│ │ │ ├── fpga_master.cmp.hdb
│ │ │ ├── fpga_master.cmp.kpt
│ │ │ ├── fpga_master.cmp.logdb
│ │ │ ├── fpga_master.cmp.rdb
│ │ │ ├── fpga_master.cmp0.ddb
│ │ │ ├── fpga_master.cmp1.ddb
│ │ │ ├── fpga_master.cmp2.ddb
│ │ │ ├── fpga_master.cmp_merge.kpt
│ │ │ ├── fpga_master.db_info
│ │ │ ├── fpga_master.eda.qmsg
│ │ │ ├── fpga_master.fit.qmsg
│ │ │ ├── fpga_master.hier_info
│ │ │ ├── fpga_master.hif
│ │ │ ├── fpga_master.idb.cdb
│ │ │ ├── fpga_master.lpc.html
│ │ │ ├── fpga_master.lpc.rdb
│ │ │ ├── fpga_master.lpc.txt
│ │ │ ├── fpga_master.map.bpm
│ │ │ ├── fpga_master.map.cdb
│ │ │ ├── fpga_master.map.hdb
│ │ │ ├── fpga_master.map.kpt
│ │ │ ├── fpga_master.map.logdb
│ │ │ ├── fpga_master.map.qmsg
│ │ │ ├── fpga_master.map.rdb
│ │ │ ├── fpga_master.map_bb.cdb
│ │ │ ├── fpga_master.map_bb.hdb
│ │ │ ├── fpga_master.map_bb.logdb
│ │ │ ├── fpga_master.pre_map.cdb
│ │ │ ├── fpga_master.pre_map.hdb
│ │ │ ├── fpga_master.root_partition.map.reg_db.cdb
│ │ │ ├── fpga_master.routing.rdb
│ │ │ ├── fpga_master.rtlv.hdb
│ │ │ ├── fpga_master.rtlv_sg.cdb
│ │ │ ├── fpga_master.rtlv_sg_swap.cdb
│ │ │ ├── fpga_master.sgdiff.cdb
│ │ │ ├── fpga_master.sgdiff.hdb
│ │ │ ├── fpga_master.sld_design_entry.sci
│ │ │ ├── fpga_master.sld_design_entry_dsc.sci
│ │ │ ├── fpga_master.smart_action.txt
│ │ │ ├── fpga_master.sta.qmsg
│ │ │ ├── fpga_master.sta.rdb
│ │ │ ├── fpga_master.sta_cmp.8_slow.tdb
│ │ │ ├── fpga_master.syn_hier_info
│ │ │ ├── fpga_master.tis_db_list.ddb
│ │ │ ├── logic_util_heursitic.dat
│ │ │ └── prev_cmp_fpga_master.qmsg
│ │ ├── fpga_master.asm.rpt
│ │ ├── fpga_master.bdf
│ │ ├── fpga_master.bsf
│ │ ├── fpga_master.done
│ │ ├── fpga_master.dpf
│ │ ├── fpga_master.eda.rpt
│ │ ├── fpga_master.fit.rpt
│ │ ├── fpga_master.fit.smsg
│ │ ├── fpga_master.fit.summary
│ │ ├── fpga_master.flow.rpt
│ │ ├── fpga_master.jdi
│ │ ├── fpga_master.map.rpt
│ │ ├── fpga_master.map.summary
│ │ ├── fpga_master.pin
│ │ ├── fpga_master.pof
│ │ ├── fpga_master.qpf
│ │ ├── fpga_master.qsf
│ │ ├── fpga_master.sof
│ │ ├── fpga_master.sta.rpt
│ │ ├── fpga_master.sta.summary
│ │ ├── fpga_master.vhd
│ │ ├── fpga_master_assignment_defaults.qdf
│ │ ├── fpga_master_sync.bdf
│ │ ├── greybox_tmp
│ │ │ └── cbx_args.txt
│ │ ├── incremental_db
│ │ │ ├── README
│ │ │ └── compiled_partitions
│ │ │ ├── fpga_master.autoh_e4eb1.map.cdb
│ │ │ ├── fpga_master.autoh_e4eb1.map.dpi
│ │ │ ├── fpga_master.autoh_e4eb1.map.hdb
│ │ │ ├── fpga_master.autoh_e4eb1.map.kpt
│ │ │ ├── fpga_master.autoh_e4eb1.map.logdb
│ │ │ ├── fpga_master.autol_7d8f1.map.cdb
│ │ │ ├── fpga_master.autol_7d8f1.map.dpi
│ │ │ ├── fpga_master.autol_7d8f1.map.hdb
│ │ │ ├── fpga_master.autol_7d8f1.map.kpt
│ │ │ ├── fpga_master.autol_7d8f1.map.logdb
│ │ │ ├── fpga_master.db_info
│ │ │ ├── fpga_master.root_partition.cmp.cdb
│ │ │ ├── fpga_master.root_partition.cmp.dfp
│ │ │ ├── fpga_master.root_partition.cmp.hdb
│ │ │ ├── fpga_master.root_partition.cmp.kpt
│ │ │ ├── fpga_master.root_partition.cmp.logdb
│ │ │ ├── fpga_master.root_partition.cmp.rcfdb
│ │ │ ├── fpga_master.root_partition.map.cdb
│ │ │ ├── fpga_master.root_partition.map.dpi
│ │ │ ├── fpga_master.root_partition.map.hbdb.cdb
│ │ │ ├── fpga_master.root_partition.map.hbdb.hb_info
│ │ │ ├── fpga_master.root_partition.map.hbdb.hdb
│ │ │ ├── fpga_master.root_partition.map.hbdb.sig
│ │ │ ├── fpga_master.root_partition.map.hdb
│ │ │ └── fpga_master.root_partition.map.kpt
│ │ ├── lai1.lai
│ │ ├── pll_clk.bsf
│ │ ├── pll_clk.cmp
│ │ ├── pll_clk.ppf
│ │ ├── pll_clk.qip
│ │ ├── pll_clk.vhd
│ │ └── simulation
│ │ └── modelsim
│ │ ├── cycloneiv_atoms.vhd
│ │ ├── fpga_master.sft
│ │ ├── fpga_master.vo
│ │ ├── fpga_master_6_1200mv_0c_slow.vo
│ │ ├── fpga_master_6_1200mv_0c_v_slow.sdo
│ │ ├── fpga_master_6_1200mv_85c_slow.vo
│ │ ├── fpga_master_6_1200mv_85c_v_slow.sdo
│ │ ├── fpga_master_fast.vo
│ │ ├── fpga_master_min_1200mv_0c_fast.vo
│ │ ├── fpga_master_min_1200mv_0c_v_fast.sdo
│ │ ├── fpga_master_modelsim.xrf
│ │ ├── fpga_master_v.sdo
│ │ └── fpga_master_v_fast.sdo
│ └── 更新后例程
│ ├── 68013
│ │ ├── DSCR.LST
│ │ ├── DSCR.OBJ
│ │ ├── EZUSB.LIB
│ │ ├── FW.LST
│ │ ├── FW.OBJ
│ │ ├── Fx2.h
│ │ ├── USBJmpTb.OBJ
│ │ ├── dscr.a51
│ │ ├── fw.c
│ │ ├── fx2regs.h
│ │ ├── fx2sdly.h
│ │ ├── readme.txt
│ │ ├── slave
│ │ ├── slave.LST
│ │ ├── slave.M51
│ │ ├── slave.OBJ
│ │ ├── slave.Opt
│ │ ├── slave.Uv2
│ │ ├── slave.c
│ │ ├── slave.hex
│ │ ├── slave.iic
│ │ ├── slave.lnp
│ │ ├── slave.plg
│ │ └── syncdly.h
│ └── fpga
│ ├── db
│ │ ├── altsyncram_0q14.tdf
│ │ ├── cmpr_5cc.tdf
│ │ ├── cmpr_6cc.tdf
│ │ ├── cmpr_8cc.tdf
│ │ ├── cmpr_9cc.tdf
│ │ ├── cntr_02j.tdf
│ │ ├── cntr_0ci.tdf
│ │ ├── cntr_7ai.tdf
│ │ ├── cntr_gui.tdf
│ │ ├── cntr_sbi.tdf
│ │ ├── decode_rqf.tdf
│ │ ├── fpga_master.(0).cnf.cdb
│ │ ├── fpga_master.(0).cnf.hdb
│ │ ├── fpga_master.(1).cnf.cdb
│ │ ├── fpga_master.(1).cnf.hdb
│ │ ├── fpga_master.(10).cnf.cdb
│ │ ├── fpga_master.(10).cnf.hdb
│ │ ├── fpga_master.(11).cnf.cdb
│ │ ├── fpga_master.(11).cnf.hdb
│ │ ├── fpga_master.(12).cnf.cdb
│ │ ├── fpga_master.(12).cnf.hdb
│ │ ├── fpga_master.(13).cnf.cdb
│ │ ├── fpga_master.(13).cnf.hdb
│ │ ├── fpga_master.(14).cnf.cdb
│ │ ├── fpga_master.(14).cnf.hdb
│ │ ├── fpga_master.(15).cnf.cdb
│ │ ├── fpga_master.(15).cnf.hdb
│ │ ├── fpga_master.(16).cnf.cdb
│ │ ├── fpga_master.(16).cnf.hdb
│ │ ├── fpga_master.(17).cnf.cdb
│ │ ├── fpga_master.(17).cnf.hdb
│ │ ├── fpga_master.(18).cnf.cdb
│ │ ├── fpga_master.(18).cnf.hdb
│ │ ├── fpga_master.(19).cnf.cdb
│ │ ├── fpga_master.(19).cnf.hdb
│ │ ├── fpga_master.(2).cnf.cdb
│ │ ├── fpga_master.(2).cnf.hdb
│ │ ├── fpga_master.(20).cnf.cdb
│ │ ├── fpga_master.(20).cnf.hdb
│ │ ├── fpga_master.(21).cnf.cdb
│ │ ├── fpga_master.(21).cnf.hdb
│ │ ├── fpga_master.(22).cnf.cdb
│ │ ├── fpga_master.(22).cnf.hdb
│ │ ├── fpga_master.(23).cnf.cdb
│ │ ├── fpga_master.(23).cnf.hdb
│ │ ├── fpga_master.(24).cnf.cdb
│ │ ├── fpga_master.(24).cnf.hdb
│ │ ├── fpga_master.(25).cnf.cdb
│ │ ├── fpga_master.(25).cnf.hdb
│ │ ├── fpga_master.(26).cnf.cdb
│ │ ├── fpga_master.(26).cnf.hdb
│ │ ├── fpga_master.(27).cnf.cdb
│ │ ├── fpga_master.(27).cnf.hdb
│ │ ├── fpga_master.(28).cnf.cdb
│ │ ├── fpga_master.(28).cnf.hdb
│ │ ├── fpga_master.(29).cnf.cdb
│ │ ├── fpga_master.(29).cnf.hdb
│ │ ├── fpga_master.(3).cnf.cdb
│ │ ├── fpga_master.(3).cnf.hdb
│ │ ├── fpga_master.(30).cnf.cdb
│ │ ├── fpga_master.(30).cnf.hdb
│ │ ├── fpga_master.(31).cnf.cdb
│ │ ├── fpga_master.(31).cnf.hdb
│ │ ├── fpga_master.(32).cnf.cdb
│ │ ├── fpga_master.(32).cnf.hdb
│ │ ├── fpga_master.(33).cnf.cdb
│ │ ├── fpga_master.(33).cnf.hdb
│ │ ├── fpga_master.(34).cnf.cdb
│ │ ├── fpga_master.(34).cnf.hdb
│ │ ├── fpga_master.(35).cnf.cdb
│ │ ├── fpga_master.(35).cnf.hdb
│ │ ├── fpga_master.(36).cnf.cdb
│ │ ├── fpga_master.(36).cnf.hdb
│ │ ├── fpga_master.(37).cnf.cdb
│ │ ├── fpga_master.(37).cnf.hdb
│ │ ├── fpga_master.(38).cnf.cdb
│ │ ├── fpga_master.(38).cnf.hdb
│ │ ├── fpga_master.(39).cnf.cdb
│ │ ├── fpga_master.(39).cnf.hdb
│ │ ├── fpga_master.(4).cnf.cdb
│ │ ├── fpga_master.(4).cnf.hdb
│ │ ├── fpga_master.(40).cnf.cdb
│ │ ├── fpga_master.(40).cnf.hdb
│ │ ├── fpga_master.(41).cnf.cdb
│ │ ├── fpga_master.(41).cnf.hdb
│ │ ├── fpga_master.(42).cnf.cdb
│ │ ├── fpga_master.(42).cnf.hdb
│ │ ├── fpga_master.(43).cnf.cdb
│ │ ├── fpga_master.(43).cnf.hdb
│ │ ├── fpga_master.(44).cnf.cdb
│ │ ├── fpga_master.(44).cnf.hdb
│ │ ├── fpga_master.(45).cnf.cdb
│ │ ├── fpga_master.(45).cnf.hdb
│ │ ├── fpga_master.(46).cnf.cdb
│ │ ├── fpga_master.(46).cnf.hdb
│ │ ├── fpga_master.(47).cnf.cdb
│ │ ├── fpga_master.(47).cnf.hdb
│ │ ├── fpga_master.(48).cnf.cdb
│ │ ├── fpga_master.(48).cnf.hdb
│ │ ├── fpga_master.(49).cnf.cdb
│ │ ├── fpga_master.(49).cnf.hdb
│ │ ├── fpga_master.(5).cnf.cdb
│ │ ├── fpga_master.(5).cnf.hdb
│ │ ├── fpga_master.(50).cnf.cdb
│ │ ├── fpga_master.(50).cnf.hdb
│ │ ├── fpga_master.(51).cnf.cdb
│ │ ├── fpga_master.(51).cnf.hdb
│ │ ├── fpga_master.(52).cnf.cdb
│ │ ├── fpga_master.(52).cnf.hdb
│ │ ├── fpga_master.(53).cnf.cdb
│ │ ├── fpga_master.(53).cnf.hdb
│ │ ├── fpga_master.(54).cnf.cdb
│ │ ├── fpga_master.(54).cnf.hdb
│ │ ├── fpga_master.(55).cnf.cdb
│ │ ├── fpga_master.(55).cnf.hdb
│ │ ├── fpga_master.(56).cnf.cdb
│ │ ├── fpga_master.(56).cnf.hdb
│ │ ├── fpga_master.(57).cnf.cdb
│ │ ├── fpga_master.(57).cnf.hdb
│ │ ├── fpga_master.(58).cnf.cdb
│ │ ├── fpga_master.(58).cnf.hdb
│ │ ├── fpga_master.(6).cnf.cdb
│ │ ├── fpga_master.(6).cnf.hdb
│ │ ├── fpga_master.(7).cnf.cdb
│ │ ├── fpga_master.(7).cnf.hdb
│ │ ├── fpga_master.(8).cnf.cdb
│ │ ├── fpga_master.(8).cnf.hdb
│ │ ├── fpga_master.(9).cnf.cdb
│ │ ├── fpga_master.(9).cnf.hdb
│ │ ├── fpga_master.2.cmp.rdb
│ │ ├── fpga_master.3.cmp.rdb
│ │ ├── fpga_master.amm.cdb
│ │ ├── fpga_master.asm.qmsg
│ │ ├── fpga_master.asm.rdb
│ │ ├── fpga_master.asm_labs.ddb
│ │ ├── fpga_master.autoh_e4eb1.map.reg_db.cdb
│ │ ├── fpga_master.autol_7d8f1.map.reg_db.cdb
│ │ ├── fpga_master.autol_7d8f1.qmsg
│ │ ├── fpga_master.autos_3e921.map.reg_db.cdb
│ │ ├── fpga_master.autos_3e921.qmsg
│ │ ├── fpga_master.cbx.xml
│ │ ├── fpga_master.cmp.bpm
│ │ ├── fpga_master.cmp.cdb
│ │ ├── fpga_master.cmp.hdb
│ │ ├── fpga_master.cmp.kpt
│ │ ├── fpga_master.cmp.logdb
│ │ ├── fpga_master.cmp.rdb
│ │ ├── fpga_master.cmp0.ddb
│ │ ├── fpga_master.cmp1.ddb
│ │ ├── fpga_master.cmp2.ddb
│ │ ├── fpga_master.cmp_merge.kpt
│ │ ├── fpga_master.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│ │ ├── fpga_master.cycloneive_io_sim_cache.45um_tt_1200mv_0c_slow.hsd
│ │ ├── fpga_master.cycloneive_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│ │ ├── fpga_master.db_info
│ │ ├── fpga_master.eda.qmsg
│ │ ├── fpga_master.fit.qmsg
│ │ ├── fpga_master.hier_info
│ │ ├── fpga_master.hif
│ │ ├── fpga_master.idb.cdb
│ │ ├── fpga_master.lpc.html
│ │ ├── fpga_master.lpc.rdb
│ │ ├── fpga_master.lpc.txt
│ │ ├── fpga_master.main.hdb
│ │ ├── fpga_master.map.bpm
│ │ ├── fpga_master.map.cdb
│ │ ├── fpga_master.map.hdb
│ │ ├── fpga_master.map.kpt
│ │ ├── fpga_master.map.logdb
│ │ ├── fpga_master.map.qmsg
│ │ ├── fpga_master.map.rcfdb
│ │ ├── fpga_master.map_bb.cdb
│ │ ├── fpga_master.map_bb.hdb
│ │ ├── fpga_master.map_bb.logdb
│ │ ├── fpga_master.merge.qmsg
│ │ ├── fpga_master.pre_map.cdb
│ │ ├── fpga_master.pre_map.hdb
│ │ ├── fpga_master.root_partition.map.reg_db.cdb
│ │ ├── fpga_master.rtlv.hdb
│ │ ├── fpga_master.rtlv_sg.cdb
│ │ ├── fpga_master.rtlv_sg_swap.cdb
│ │ ├── fpga_master.sgdiff.cdb
│ │ ├── fpga_master.sgdiff.hdb
│ │ ├── fpga_master.sld_design_entry.sci
│ │ ├── fpga_master.sld_design_entry_dsc.sci
│ │ ├── fpga_master.smart_action.txt
│ │ ├── fpga_master.sta.qmsg
│ │ ├── fpga_master.sta.rdb
│ │ ├── fpga_master.sta_cmp.8_slow.tdb
│ │ ├── fpga_master.syn_hier_info
│ │ ├── fpga_master.tis_db_list.ddb
│ │ ├── fpga_master.tiscmp.slow_1200mv_85c.ddb
│ │ ├── logic_util_heursitic.dat
│ │ ├── mux_aoc.tdf
│ │ └── prev_cmp_fpga_master.qmsg
│ ├── fpga_master.asm.rpt
│ ├── fpga_master.bdf
│ ├── fpga_master.bsf
│ ├── fpga_master.cdf
│ ├── fpga_master.done
│ ├── fpga_master.eda.rpt
│ ├── fpga_master.fit.rpt
│ ├── fpga_master.fit.smsg
│ ├── fpga_master.fit.summary
│ ├── fpga_master.flow.rpt
│ ├── fpga_master.jdi
│ ├── fpga_master.map.rpt
│ ├── fpga_master.map.summary
│ ├── fpga_master.merge.rpt
│ ├── fpga_master.pin
│ ├── fpga_master.pof
│ ├── fpga_master.qpf
│ ├── fpga_master.qsf
│ ├── fpga_master.sof
│ ├── fpga_master.sta.rpt
│ ├── fpga_master.sta.summary
│ ├── fpga_master.vhd
│ ├── fpga_master_sync.bdf
│ ├── greybox_tmp
│ │ └── cbx_args.txt
│ ├── incremental_db
│ │ ├── README
│ │ └── compiled_partitions
│ │ ├── fpga_master.autoh_e4eb1.map.cdb
│ │ ├── fpga_master.autoh_e4eb1.map.dpi
│ │ ├── fpga_master.autoh_e4eb1.map.hdb
│ │ ├── fpga_master.autoh_e4eb1.map.kpt
│ │ ├── fpga_master.autoh_e4eb1.map.logdb
│ │ ├── fpga_master.autol_7d8f1.map.cdb
│ │ ├── fpga_master.autol_7d8f1.map.dpi
│ │ ├── fpga_master.autol_7d8f1.map.hdb
│ │ ├── fpga_master.autol_7d8f1.map.kpt
│ │ ├── fpga_master.autol_7d8f1.map.logdb
│ │ ├── fpga_master.autos_3e921.map.cdb
│ │ ├── fpga_master.autos_3e921.map.dpi
│ │ ├── fpga_master.autos_3e921.map.hdb
│ │ ├── fpga_master.autos_3e921.map.kpt
│ │ ├── fpga_master.autos_3e921.map.logdb
│ │ ├── fpga_master.db_info
│ │ ├── fpga_master.root_partition.cmp.cdb
│ │ ├── fpga_master.root_partition.cmp.dfp
│ │ ├── fpga_master.root_partition.cmp.hdb
│ │ ├── fpga_master.root_partition.cmp.kpt
│ │ ├── fpga_master.root_partition.cmp.logdb
│ │ ├── fpga_master.root_partition.cmp.rcfdb
│ │ ├── fpga_master.root_partition.map.cdb
│ │ ├── fpga_master.root_partition.map.dpi
│ │ ├── fpga_master.root_partition.map.hbdb.cdb
│ │ ├── fpga_master.root_partition.map.hbdb.hb_info
│ │ ├── fpga_master.root_partition.map.hbdb.hdb
│ │ ├── fpga_master.root_partition.map.hbdb.sig
│ │ ├── fpga_master.root_partition.map.hdb
│ │ └── fpga_master.root_partition.map.kpt
│ ├── lai1.lai
│ ├── pll_clk.bsf
│ ├── pll_clk.cmp
│ ├── pll_clk.ppf
│ ├── pll_clk.qip
│ ├── pll_clk.vhd
│ ├── simulation
│ │ └── modelsim
│ │ ├── cycloneiv_atoms.vhd
│ │ ├── fpga_master.sft
│ │ ├── fpga_master.vo
│ │ ├── fpga_master_6_1200mv_0c_slow.vo
│ │ ├── fpga_master_6_1200mv_0c_v_slow.sdo
│ │ ├── fpga_master_6_1200mv_85c_slow.vo
│ │ ├── fpga_master_6_1200mv_85c_v_slow.sdo
│ │ ├── fpga_master_fast.vo
│ │ ├── fpga_master_min_1200mv_0c_fast.vo
│ │ ├── fpga_master_min_1200mv_0c_v_fast.sdo
│ │ ├── fpga_master_modelsim.xrf
│ │ ├── fpga_master_v.sdo
│ │ └── fpga_master_v_fast.sdo
│ └── stp1.stp
├── 毕业设计FPGA程序
│ └── FPGA_jiou2
│ └── USB2_Project2.qar
├── 毕业设计USB固件
│ ├── FX2LP firmware1
│ │ ├── DSCR.LST
│ │ ├── DSCR.OBJ
│ │ ├── EZUSB.LIB
│ │ ├── FW.LST
│ │ ├── FW.OBJ
│ │ ├── Fx2.h
│ │ ├── USBJmpTb.OBJ
│ │ ├── dscr.a51
│ │ ├── fw.c
│ │ ├── fx2regs.h
│ │ ├── fx2sdly.h
│ │ ├── readme.txt
│ │ ├── slave
│ │ ├── slave.LST
│ │ ├── slave.M51
│ │ ├── slave.OBJ
│ │ ├── slave.Opt
│ │ ├── slave.Uv2
│ │ ├── slave.c
│ │ ├── slave.hex
│ │ ├── slave.iic
│ │ ├── slave.lnp
│ │ ├── slave.plg
│ │ └── syncdly.h
│ └── USB固件
│ ├── DSCR.LST
│ ├── DSCR.OBJ
│ ├── EZUSB.LIB
│ ├── FW.LST
│ ├── FW.OBJ
│ ├── Fx2.h
│ ├── USBJmpTb.OBJ
│ ├── dscr.a51
│ ├── fw.c
│ ├── fx2regs.h
│ ├── fx2sdly.h
│ ├── readme.txt
│ ├── slave
│ ├── slave.LST
│ ├── slave.M51
│ ├── slave.OBJ
│ ├── slave.Opt
│ ├── slave.Uv2
│ ├── slave.c
│ ├── slave.hex
│ ├── slave.lnp
│ ├── slave.plg
│ └── syncdly.h
└── 毕业设计上位机
└── 上位机
├── 上位机1
│ ├── Form_Open_Data.Designer.cs
│ ├── Form_Open_Data.cs
│ ├── Form_Open_Data.resx
│ ├── Host_Computer_Data_Collection.csproj
│ ├── Main_Form.Designer.cs
│ ├── Main_Form.cs
│ ├── Main_Form.resx
│ ├── Program.cs
│ ├── Properties
│ │ ├── AssemblyInfo.cs
│ │ ├── Resources.Designer.cs
│ │ ├── Resources.resx
│ │ ├── Settings.Designer.cs
│ │ └── Settings.settings
│ ├── Real_Data_Form.Designer.cs
│ ├── Real_Data_Form.cs
│ ├── Real_Data_Form.resx
│ ├── Vs2010_sln
│ │ ├── Host_Computer.sln
│ │ └── Host_Computer.suo
│ ├── ZGraph.dll
│ ├── bin
│ │ ├── Debug
│ │ │ ├── CyUSB.dll
│ │ │ ├── Microsoft.CSharp.dll
│ │ │ ├── Template.exe
│ │ │ ├── Template.pdb
│ │ │ ├── Template.vshost.exe
│ │ │ ├── Template.vshost.exe.manifest
│ │ │ └── ZGraph.dll
│ │ └── Release
│ │ ├── CyUSB.dll
│ │ ├── Template.exe
│ │ └── Template.pdb
│ ├── i1.ico
│ ├── i2.ico
│ ├── obj
│ │ └── Debug
│ │ ├── DesignTimeResolveAssemblyReferences.cache
│ │ ├── DesignTimeResolveAssemblyReferencesInput.cache
│ │ ├── Host_Computer_Data_Collection.csproj.FileListAbsolute.txt
│ │ ├── Host_Computer_Data_Collection.csproj.GenerateResource.Cache
│ │ ├── Host_Computer_Data_Collection.csprojResolveAssemblyReference.cache
│ │ ├── TempPE
│ │ │ └── Properties.Resources.Designer.cs.dll
│ │ ├── Template.Form10.resources
│ │ ├── Template.Form_Open_Data.resources
│ │ ├── Template.Properties.Resources.resources
│ │ ├── Template.Real_Data_Form.resources
│ │ ├── Template.exe
│ │ ├── Template.pdb
│ │ ├── TemplateVS2010.csproj.FileListAbsolute.txt
│ │ ├── TemplateVS2010.csproj.GenerateResource.Cache
│ │ └── TemplateVS2010.csprojResolveAssemblyReference.cache
│ └── readme.txt
└── 无奇偶校验
├── Form_Open_Data.Designer.cs
├── Form_Open_Data.cs
├── Form_Open_Data.resx
├── Host_Computer_Data_Collection.csproj
├── Main_Form.Designer.cs
├── Main_Form.cs
├── Main_Form.resx
├── Program.cs
├── Properties
│ ├── AssemblyInfo.cs
│ ├── Resources.Designer.cs
│ ├── Resources.resx
│ ├── Settings.Designer.cs
│ └── Settings.settings
├── Real_Data_Form.Designer.cs
├── Real_Data_Form.cs
├── Real_Data_Form.resx
├── Vs2010_sln
│ ├── Host_Computer.sln
│ └── Host_Computer.suo
├── ZGraph.dll
├── bin
│ ├── Debug
│ │ ├── CyUSB.dll
│ │ ├── Microsoft.CSharp.dll
│ │ ├── Template.exe
│ │ ├── Template.pdb
│ │ ├── Template.vshost.exe
│ │ ├── Template.vshost.exe.manifest
│ │ └── ZGraph.dll
│ └── Release
│ ├── CyUSB.dll
│ ├── Template.exe
│ └── Template.pdb
├── i1.ico
├── i2.ico
├── obj
│ └── Debug
│ ├── DesignTimeResolveAssemblyReferences.cache
│ ├── DesignTimeResolveAssemblyReferencesInput.cache
│ ├── Host_Computer_Data_Collection.csproj.FileListAbsolute.txt
│ ├── Host_Computer_Data_Collection.csproj.GenerateResource.Cache
│ ├── Host_Computer_Data_Collection.csprojResolveAssemblyReference.cache
│ ├── TempPE
│ │ └── Properties.Resources.Designer.cs.dll
│ ├── Template.Form10.resources
│ ├── Template.Form_Open_Data.resources
│ ├── Template.Properties.Resources.resources
│ ├── Template.Real_Data_Form.resources
│ ├── Template.exe
│ ├── Template.pdb
│ ├── TemplateVS2010.csproj.FileListAbsolute.txt
│ ├── TemplateVS2010.csproj.GenerateResource.Cache
│ └── TemplateVS2010.csprojResolveAssemblyReference.cache
└── readme.txt
47 directories, 608 files
这是我毕业设计的程序。我的毕业设计题目是“串口/USB接口的上位机软件设计”，其实现的功能相当于基于PC的数字示波器。里面的程序包括USB驱动（可直接在电脑上安装的，32位和64位的），USB芯片CY7C68013A固件，FPGA程序（USB2.0速度测试和数字示波器的FPGA程序），上位机程序（使用C#，基于Visual Studio 2010）。硬件板子是在淘宝上买的，是梁子开发板系列的USB2.0+SDRAM+FPGA这一块。要有硬件就可以直接展示，下载固件，安装驱动，下载FPGA程序，打开上位机即可。硬件前端是AD采集模拟信号，就像示波器的模拟信号输入口。我买的AD模块是坏的，朋友要买
【实例截图】
【核心代码】
_USB_FPGA程序
└── 毕业设计程序 - 副本
├── USB驱动
│ ├── x64CQU_04A4_1314
│ │ ├── CYUSB.sys
│ │ ├── USB_1314.cat
│ │ └── USB_1314.inf
│ └── x86CQU
│ ├── CYUSB.sys
│ ├── CYUSBCQU.cat
│ └── CYUSBCQU.inf
├── USB速度测试（固件和FPGA）
│ ├── FX2LP firmware
│ │ ├── DSCR.LST
│ │ ├── DSCR.OBJ
│ │ ├── EZUSB.LIB
│ │ ├── FW.LST
│ │ ├── FW.OBJ
│ │ ├── Fx2.h
│ │ ├── USBJmpTb.OBJ
│ │ ├── dscr.a51
│ │ ├── fw.c
│ │ ├── fx2regs.h
│ │ ├── fx2sdly.h
│ │ ├── readme.txt
│ │ ├── slave
│ │ ├── slave.LST
│ │ ├── slave.M51
│ │ ├── slave.OBJ
│ │ ├── slave.Opt
│ │ ├── slave.Uv2
│ │ ├── slave.c
│ │ ├── slave.hex
│ │ ├── slave.iic
│ │ ├── slave.lnp
│ │ ├── slave.plg
│ │ └── syncdly.h
│ ├── fpga_master
│ │ ├── db
│ │ │ ├── fpga_master.(0).cnf.cdb
│ │ │ ├── fpga_master.(0).cnf.hdb
│ │ │ ├── fpga_master.(1).cnf.cdb
│ │ │ ├── fpga_master.(1).cnf.hdb
│ │ │ ├── fpga_master.(2).cnf.cdb
│ │ │ ├── fpga_master.(2).cnf.hdb
│ │ │ ├── fpga_master.(3).cnf.cdb
│ │ │ ├── fpga_master.(3).cnf.hdb
│ │ │ ├── fpga_master.(4).cnf.cdb
│ │ │ ├── fpga_master.(4).cnf.hdb
│ │ │ ├── fpga_master.(5).cnf.cdb
│ │ │ ├── fpga_master.(5).cnf.hdb
│ │ │ ├── fpga_master.(6).cnf.cdb
│ │ │ ├── fpga_master.(6).cnf.hdb
│ │ │ ├── fpga_master.(7).cnf.cdb
│ │ │ ├── fpga_master.(7).cnf.hdb
│ │ │ ├── fpga_master.(8).cnf.cdb
│ │ │ ├── fpga_master.(8).cnf.hdb
│ │ │ ├── fpga_master.amm.cdb
│ │ │ ├── fpga_master.asm.qmsg
│ │ │ ├── fpga_master.asm.rdb
│ │ │ ├── fpga_master.asm_labs.ddb
│ │ │ ├── fpga_master.autoh_e4eb1.map.reg_db.cdb
│ │ │ ├── fpga_master.autol_7d8f1.map.reg_db.cdb
│ │ │ ├── fpga_master.cbx.xml
│ │ │ ├── fpga_master.cmp.bpm
│ │ │ ├── fpga_master.cmp.cdb
│ │ │ ├── fpga_master.cmp.hdb
│ │ │ ├── fpga_master.cmp.kpt
│ │ │ ├── fpga_master.cmp.logdb
│ │ │ ├── fpga_master.cmp.rdb
│ │ │ ├── fpga_master.cmp0.ddb
│ │ │ ├── fpga_master.cmp1.ddb
│ │ │ ├── fpga_master.cmp2.ddb
│ │ │ ├── fpga_master.cmp_merge.kpt
│ │ │ ├── fpga_master.db_info
│ │ │ ├── fpga_master.eda.qmsg
│ │ │ ├── fpga_master.fit.qmsg
│ │ │ ├── fpga_master.hier_info
│ │ │ ├── fpga_master.hif
│ │ │ ├── fpga_master.idb.cdb
│ │ │ ├── fpga_master.lpc.html
│ │ │ ├── fpga_master.lpc.rdb
│ │ │ ├── fpga_master.lpc.txt
│ │ │ ├── fpga_master.map.bpm
│ │ │ ├── fpga_master.map.cdb
│ │ │ ├── fpga_master.map.hdb
│ │ │ ├── fpga_master.map.kpt
│ │ │ ├── fpga_master.map.logdb
│ │ │ ├── fpga_master.map.qmsg
│ │ │ ├── fpga_master.map.rdb
│ │ │ ├── fpga_master.map_bb.cdb
│ │ │ ├── fpga_master.map_bb.hdb
│ │ │ ├── fpga_master.map_bb.logdb
│ │ │ ├── fpga_master.pre_map.cdb
│ │ │ ├── fpga_master.pre_map.hdb
│ │ │ ├── fpga_master.root_partition.map.reg_db.cdb
│ │ │ ├── fpga_master.routing.rdb
│ │ │ ├── fpga_master.rtlv.hdb
│ │ │ ├── fpga_master.rtlv_sg.cdb
│ │ │ ├── fpga_master.rtlv_sg_swap.cdb
│ │ │ ├── fpga_master.sgdiff.cdb
│ │ │ ├── fpga_master.sgdiff.hdb
│ │ │ ├── fpga_master.sld_design_entry.sci
│ │ │ ├── fpga_master.sld_design_entry_dsc.sci
│ │ │ ├── fpga_master.smart_action.txt
│ │ │ ├── fpga_master.sta.qmsg
│ │ │ ├── fpga_master.sta.rdb
│ │ │ ├── fpga_master.sta_cmp.8_slow.tdb
│ │ │ ├── fpga_master.syn_hier_info
│ │ │ ├── fpga_master.tis_db_list.ddb
│ │ │ ├── logic_util_heursitic.dat
│ │ │ └── prev_cmp_fpga_master.qmsg
│ │ ├── fpga_master.asm.rpt
│ │ ├── fpga_master.bdf
│ │ ├── fpga_master.bsf
│ │ ├── fpga_master.done
│ │ ├── fpga_master.dpf
│ │ ├── fpga_master.eda.rpt
│ │ ├── fpga_master.fit.rpt
│ │ ├── fpga_master.fit.smsg
│ │ ├── fpga_master.fit.summary
│ │ ├── fpga_master.flow.rpt
│ │ ├── fpga_master.jdi
│ │ ├── fpga_master.map.rpt
│ │ ├── fpga_master.map.summary
│ │ ├── fpga_master.pin
│ │ ├── fpga_master.pof
│ │ ├── fpga_master.qpf
│ │ ├── fpga_master.qsf
│ │ ├── fpga_master.sof
│ │ ├── fpga_master.sta.rpt
│ │ ├── fpga_master.sta.summary
│ │ ├── fpga_master.vhd
│ │ ├── fpga_master_assignment_defaults.qdf
│ │ ├── fpga_master_sync.bdf
│ │ ├── greybox_tmp
│ │ │ └── cbx_args.txt
│ │ ├── incremental_db
│ │ │ ├── README
│ │ │ └── compiled_partitions
│ │ │ ├── fpga_master.autoh_e4eb1.map.cdb
│ │ │ ├── fpga_master.autoh_e4eb1.map.dpi
│ │ │ ├── fpga_master.autoh_e4eb1.map.hdb
│ │ │ ├── fpga_master.autoh_e4eb1.map.kpt
│ │ │ ├── fpga_master.autoh_e4eb1.map.logdb
│ │ │ ├── fpga_master.autol_7d8f1.map.cdb
│ │ │ ├── fpga_master.autol_7d8f1.map.dpi
│ │ │ ├── fpga_master.autol_7d8f1.map.hdb
│ │ │ ├── fpga_master.autol_7d8f1.map.kpt
│ │ │ ├── fpga_master.autol_7d8f1.map.logdb
│ │ │ ├── fpga_master.db_info
│ │ │ ├── fpga_master.root_partition.cmp.cdb
│ │ │ ├── fpga_master.root_partition.cmp.dfp
│ │ │ ├── fpga_master.root_partition.cmp.hdb
│ │ │ ├── fpga_master.root_partition.cmp.kpt
│ │ │ ├── fpga_master.root_partition.cmp.logdb
│ │ │ ├── fpga_master.root_partition.cmp.rcfdb
│ │ │ ├── fpga_master.root_partition.map.cdb
│ │ │ ├── fpga_master.root_partition.map.dpi
│ │ │ ├── fpga_master.root_partition.map.hbdb.cdb
│ │ │ ├── fpga_master.root_partition.map.hbdb.hb_info
│ │ │ ├── fpga_master.root_partition.map.hbdb.hdb
│ │ │ ├── fpga_master.root_partition.map.hbdb.sig
│ │ │ ├── fpga_master.root_partition.map.hdb
│ │ │ └── fpga_master.root_partition.map.kpt
│ │ ├── lai1.lai
│ │ ├── pll_clk.bsf
│ │ ├── pll_clk.cmp
│ │ ├── pll_clk.ppf
│ │ ├── pll_clk.qip
│ │ ├── pll_clk.vhd
│ │ └── simulation
│ │ └── modelsim
│ │ ├── cycloneiv_atoms.vhd
│ │ ├── fpga_master.sft
│ │ ├── fpga_master.vo
│ │ ├── fpga_master_6_1200mv_0c_slow.vo
│ │ ├── fpga_master_6_1200mv_0c_v_slow.sdo
│ │ ├── fpga_master_6_1200mv_85c_slow.vo
│ │ ├── fpga_master_6_1200mv_85c_v_slow.sdo
│ │ ├── fpga_master_fast.vo
│ │ ├── fpga_master_min_1200mv_0c_fast.vo
│ │ ├── fpga_master_min_1200mv_0c_v_fast.sdo
│ │ ├── fpga_master_modelsim.xrf
│ │ ├── fpga_master_v.sdo
│ │ └── fpga_master_v_fast.sdo
│ └── 更新后例程
│ ├── 68013
│ │ ├── DSCR.LST
│ │ ├── DSCR.OBJ
│ │ ├── EZUSB.LIB
│ │ ├── FW.LST
│ │ ├── FW.OBJ
│ │ ├── Fx2.h
│ │ ├── USBJmpTb.OBJ
│ │ ├── dscr.a51
│ │ ├── fw.c
│ │ ├── fx2regs.h
│ │ ├── fx2sdly.h
│ │ ├── readme.txt
│ │ ├── slave
│ │ ├── slave.LST
│ │ ├── slave.M51
│ │ ├── slave.OBJ
│ │ ├── slave.Opt
│ │ ├── slave.Uv2
│ │ ├── slave.c
│ │ ├── slave.hex
│ │ ├── slave.iic
│ │ ├── slave.lnp
│ │ ├── slave.plg
│ │ └── syncdly.h
│ └── fpga
│ ├── db
│ │ ├── altsyncram_0q14.tdf
│ │ ├── cmpr_5cc.tdf
│ │ ├── cmpr_6cc.tdf
│ │ ├── cmpr_8cc.tdf
│ │ ├── cmpr_9cc.tdf
│ │ ├── cntr_02j.tdf
│ │ ├── cntr_0ci.tdf
│ │ ├── cntr_7ai.tdf
│ │ ├── cntr_gui.tdf
│ │ ├── cntr_sbi.tdf
│ │ ├── decode_rqf.tdf
│ │ ├── fpga_master.(0).cnf.cdb
│ │ ├── fpga_master.(0).cnf.hdb
│ │ ├── fpga_master.(1).cnf.cdb
│ │ ├── fpga_master.(1).cnf.hdb
│ │ ├── fpga_master.(10).cnf.cdb
│ │ ├── fpga_master.(10).cnf.hdb
│ │ ├── fpga_master.(11).cnf.cdb
│ │ ├── fpga_master.(11).cnf.hdb
│ │ ├── fpga_master.(12).cnf.cdb
│ │ ├── fpga_master.(12).cnf.hdb
│ │ ├── fpga_master.(13).cnf.cdb
│ │ ├── fpga_master.(13).cnf.hdb
│ │ ├── fpga_master.(14).cnf.cdb
│ │ ├── fpga_master.(14).cnf.hdb
│ │ ├── fpga_master.(15).cnf.cdb
│ │ ├── fpga_master.(15).cnf.hdb
│ │ ├── fpga_master.(16).cnf.cdb
│ │ ├── fpga_master.(16).cnf.hdb
│ │ ├── fpga_master.(17).cnf.cdb
│ │ ├── fpga_master.(17).cnf.hdb
│ │ ├── fpga_master.(18).cnf.cdb
│ │ ├── fpga_master.(18).cnf.hdb
│ │ ├── fpga_master.(19).cnf.cdb
│ │ ├── fpga_master.(19).cnf.hdb
│ │ ├── fpga_master.(2).cnf.cdb
│ │ ├── fpga_master.(2).cnf.hdb
│ │ ├── fpga_master.(20).cnf.cdb
│ │ ├── fpga_master.(20).cnf.hdb
│ │ ├── fpga_master.(21).cnf.cdb
│ │ ├── fpga_master.(21).cnf.hdb
│ │ ├── fpga_master.(22).cnf.cdb
│ │ ├── fpga_master.(22).cnf.hdb
│ │ ├── fpga_master.(23).cnf.cdb
│ │ ├── fpga_master.(23).cnf.hdb
│ │ ├── fpga_master.(24).cnf.cdb
│ │ ├── fpga_master.(24).cnf.hdb
│ │ ├── fpga_master.(25).cnf.cdb
│ │ ├── fpga_master.(25).cnf.hdb
│ │ ├── fpga_master.(26).cnf.cdb
│ │ ├── fpga_master.(26).cnf.hdb
│ │ ├── fpga_master.(27).cnf.cdb
│ │ ├── fpga_master.(27).cnf.hdb
│ │ ├── fpga_master.(28).cnf.cdb
│ │ ├── fpga_master.(28).cnf.hdb
│ │ ├── fpga_master.(29).cnf.cdb
│ │ ├── fpga_master.(29).cnf.hdb
│ │ ├── fpga_master.(3).cnf.cdb
│ │ ├── fpga_master.(3).cnf.hdb
│ │ ├── fpga_master.(30).cnf.cdb
│ │ ├── fpga_master.(30).cnf.hdb
│ │ ├── fpga_master.(31).cnf.cdb
│ │ ├── fpga_master.(31).cnf.hdb
│ │ ├── fpga_master.(32).cnf.cdb
│ │ ├── fpga_master.(32).cnf.hdb
│ │ ├── fpga_master.(33).cnf.cdb
│ │ ├── fpga_master.(33).cnf.hdb
│ │ ├── fpga_master.(34).cnf.cdb
│ │ ├── fpga_master.(34).cnf.hdb
│ │ ├── fpga_master.(35).cnf.cdb
│ │ ├── fpga_master.(35).cnf.hdb
│ │ ├── fpga_master.(36).cnf.cdb
│ │ ├── fpga_master.(36).cnf.hdb
│ │ ├── fpga_master.(37).cnf.cdb
│ │ ├── fpga_master.(37).cnf.hdb
│ │ ├── fpga_master.(38).cnf.cdb
│ │ ├── fpga_master.(38).cnf.hdb
│ │ ├── fpga_master.(39).cnf.cdb
│ │ ├── fpga_master.(39).cnf.hdb
│ │ ├── fpga_master.(4).cnf.cdb
│ │ ├── fpga_master.(4).cnf.hdb
│ │ ├── fpga_master.(40).cnf.cdb
│ │ ├── fpga_master.(40).cnf.hdb
│ │ ├── fpga_master.(41).cnf.cdb
│ │ ├── fpga_master.(41).cnf.hdb
│ │ ├── fpga_master.(42).cnf.cdb
│ │ ├── fpga_master.(42).cnf.hdb
│ │ ├── fpga_master.(43).cnf.cdb
│ │ ├── fpga_master.(43).cnf.hdb
│ │ ├── fpga_master.(44).cnf.cdb
│ │ ├── fpga_master.(44).cnf.hdb
│ │ ├── fpga_master.(45).cnf.cdb
│ │ ├── fpga_master.(45).cnf.hdb
│ │ ├── fpga_master.(46).cnf.cdb
│ │ ├── fpga_master.(46).cnf.hdb
│ │ ├── fpga_master.(47).cnf.cdb
│ │ ├── fpga_master.(47).cnf.hdb
│ │ ├── fpga_master.(48).cnf.cdb
│ │ ├── fpga_master.(48).cnf.hdb
│ │ ├── fpga_master.(49).cnf.cdb
│ │ ├── fpga_master.(49).cnf.hdb
│ │ ├── fpga_master.(5).cnf.cdb
│ │ ├── fpga_master.(5).cnf.hdb
│ │ ├── fpga_master.(50).cnf.cdb
│ │ ├── fpga_master.(50).cnf.hdb
│ │ ├── fpga_master.(51).cnf.cdb
│ │ ├── fpga_master.(51).cnf.hdb
│ │ ├── fpga_master.(52).cnf.cdb
│ │ ├── fpga_master.(52).cnf.hdb
│ │ ├── fpga_master.(53).cnf.cdb
│ │ ├── fpga_master.(53).cnf.hdb
│ │ ├── fpga_master.(54).cnf.cdb
│ │ ├── fpga_master.(54).cnf.hdb
│ │ ├── fpga_master.(55).cnf.cdb
│ │ ├── fpga_master.(55).cnf.hdb
│ │ ├── fpga_master.(56).cnf.cdb
│ │ ├── fpga_master.(56).cnf.hdb
│ │ ├── fpga_master.(57).cnf.cdb
│ │ ├── fpga_master.(57).cnf.hdb
│ │ ├── fpga_master.(58).cnf.cdb
│ │ ├── fpga_master.(58).cnf.hdb
│ │ ├── fpga_master.(6).cnf.cdb
│ │ ├── fpga_master.(6).cnf.hdb
│ │ ├── fpga_master.(7).cnf.cdb
│ │ ├── fpga_master.(7).cnf.hdb
│ │ ├── fpga_master.(8).cnf.cdb
│ │ ├── fpga_master.(8).cnf.hdb
│ │ ├── fpga_master.(9).cnf.cdb
│ │ ├── fpga_master.(9).cnf.hdb
│ │ ├── fpga_master.2.cmp.rdb
│ │ ├── fpga_master.3.cmp.rdb
│ │ ├── fpga_master.amm.cdb
│ │ ├── fpga_master.asm.qmsg
│ │ ├── fpga_master.asm.rdb
│ │ ├── fpga_master.asm_labs.ddb
│ │ ├── fpga_master.autoh_e4eb1.map.reg_db.cdb
│ │ ├── fpga_master.autol_7d8f1.map.reg_db.cdb
│ │ ├── fpga_master.autol_7d8f1.qmsg
│ │ ├── fpga_master.autos_3e921.map.reg_db.cdb
│ │ ├── fpga_master.autos_3e921.qmsg
│ │ ├── fpga_master.cbx.xml
│ │ ├── fpga_master.cmp.bpm
│ │ ├── fpga_master.cmp.cdb
│ │ ├── fpga_master.cmp.hdb
│ │ ├── fpga_master.cmp.kpt
│ │ ├── fpga_master.cmp.logdb
│ │ ├── fpga_master.cmp.rdb
│ │ ├── fpga_master.cmp0.ddb
│ │ ├── fpga_master.cmp1.ddb
│ │ ├── fpga_master.cmp2.ddb
│ │ ├── fpga_master.cmp_merge.kpt
│ │ ├── fpga_master.cycloneive_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│ │ ├── fpga_master.cycloneive_io_sim_cache.45um_tt_1200mv_0c_slow.hsd
│ │ ├── fpga_master.cycloneive_io_sim_cache.45um_tt_1200mv_85c_slow.hsd
│ │ ├── fpga_master.db_info
│ │ ├── fpga_master.eda.qmsg
│ │ ├── fpga_master.fit.qmsg
│ │ ├── fpga_master.hier_info
│ │ ├── fpga_master.hif
│ │ ├── fpga_master.idb.cdb
│ │ ├── fpga_master.lpc.html
│ │ ├── fpga_master.lpc.rdb
│ │ ├── fpga_master.lpc.txt
│ │ ├── fpga_master.main.hdb
│ │ ├── fpga_master.map.bpm
│ │ ├── fpga_master.map.cdb
│ │ ├── fpga_master.map.hdb
│ │ ├── fpga_master.map.kpt
│ │ ├── fpga_master.map.logdb
│ │ ├── fpga_master.map.qmsg
│ │ ├── fpga_master.map.rcfdb
│ │ ├── fpga_master.map_bb.cdb
│ │ ├── fpga_master.map_bb.hdb
│ │ ├── fpga_master.map_bb.logdb
│ │ ├── fpga_master.merge.qmsg
│ │ ├── fpga_master.pre_map.cdb
│ │ ├── fpga_master.pre_map.hdb
│ │ ├── fpga_master.root_partition.map.reg_db.cdb
│ │ ├── fpga_master.rtlv.hdb
│ │ ├── fpga_master.rtlv_sg.cdb
│ │ ├── fpga_master.rtlv_sg_swap.cdb
│ │ ├── fpga_master.sgdiff.cdb
│ │ ├── fpga_master.sgdiff.hdb
│ │ ├── fpga_master.sld_design_entry.sci
│ │ ├── fpga_master.sld_design_entry_dsc.sci
│ │ ├── fpga_master.smart_action.txt
│ │ ├── fpga_master.sta.qmsg
│ │ ├── fpga_master.sta.rdb
│ │ ├── fpga_master.sta_cmp.8_slow.tdb
│ │ ├── fpga_master.syn_hier_info
│ │ ├── fpga_master.tis_db_list.ddb
│ │ ├── fpga_master.tiscmp.slow_1200mv_85c.ddb
│ │ ├── logic_util_heursitic.dat
│ │ ├── mux_aoc.tdf
│ │ └── prev_cmp_fpga_master.qmsg
│ ├── fpga_master.asm.rpt
│ ├── fpga_master.bdf
│ ├── fpga_master.bsf
│ ├── fpga_master.cdf
│ ├── fpga_master.done
│ ├── fpga_master.eda.rpt
│ ├── fpga_master.fit.rpt
│ ├── fpga_master.fit.smsg
│ ├── fpga_master.fit.summary
│ ├── fpga_master.flow.rpt
│ ├── fpga_master.jdi
│ ├── fpga_master.map.rpt
│ ├── fpga_master.map.summary
│ ├── fpga_master.merge.rpt
│ ├── fpga_master.pin
│ ├── fpga_master.pof
│ ├── fpga_master.qpf
│ ├── fpga_master.qsf
│ ├── fpga_master.sof
│ ├── fpga_master.sta.rpt
│ ├── fpga_master.sta.summary
│ ├── fpga_master.vhd
│ ├── fpga_master_sync.bdf
│ ├── greybox_tmp
│ │ └── cbx_args.txt
│ ├── incremental_db
│ │ ├── README
│ │ └── compiled_partitions
│ │ ├── fpga_master.autoh_e4eb1.map.cdb
│ │ ├── fpga_master.autoh_e4eb1.map.dpi
│ │ ├── fpga_master.autoh_e4eb1.map.hdb
│ │ ├── fpga_master.autoh_e4eb1.map.kpt
│ │ ├── fpga_master.autoh_e4eb1.map.logdb
│ │ ├── fpga_master.autol_7d8f1.map.cdb
│ │ ├── fpga_master.autol_7d8f1.map.dpi
│ │ ├── fpga_master.autol_7d8f1.map.hdb
│ │ ├── fpga_master.autol_7d8f1.map.kpt
│ │ ├── fpga_master.autol_7d8f1.map.logdb
│ │ ├── fpga_master.autos_3e921.map.cdb
│ │ ├── fpga_master.autos_3e921.map.dpi
│ │ ├── fpga_master.autos_3e921.map.hdb
│ │ ├── fpga_master.autos_3e921.map.kpt
│ │ ├── fpga_master.autos_3e921.map.logdb
│ │ ├── fpga_master.db_info
│ │ ├── fpga_master.root_partition.cmp.cdb
│ │ ├── fpga_master.root_partition.cmp.dfp
│ │ ├── fpga_master.root_partition.cmp.hdb
│ │ ├── fpga_master.root_partition.cmp.kpt
│ │ ├── fpga_master.root_partition.cmp.logdb
│ │ ├── fpga_master.root_partition.cmp.rcfdb
│ │ ├── fpga_master.root_partition.map.cdb
│ │ ├── fpga_master.root_partition.map.dpi
│ │ ├── fpga_master.root_partition.map.hbdb.cdb
│ │ ├── fpga_master.root_partition.map.hbdb.hb_info
│ │ ├── fpga_master.root_partition.map.hbdb.hdb
│ │ ├── fpga_master.root_partition.map.hbdb.sig
│ │ ├── fpga_master.root_partition.map.hdb
│ │ └── fpga_master.root_partition.map.kpt
│ ├── lai1.lai
│ ├── pll_clk.bsf
│ ├── pll_clk.cmp
│ ├── pll_clk.ppf
│ ├── pll_clk.qip
│ ├── pll_clk.vhd
│ ├── simulation
│ │ └── modelsim
│ │ ├── cycloneiv_atoms.vhd
│ │ ├── fpga_master.sft
│ │ ├── fpga_master.vo
│ │ ├── fpga_master_6_1200mv_0c_slow.vo
│ │ ├── fpga_master_6_1200mv_0c_v_slow.sdo
│ │ ├── fpga_master_6_1200mv_85c_slow.vo
│ │ ├── fpga_master_6_1200mv_85c_v_slow.sdo
│ │ ├── fpga_master_fast.vo
│ │ ├── fpga_master_min_1200mv_0c_fast.vo
│ │ ├── fpga_master_min_1200mv_0c_v_fast.sdo
│ │ ├── fpga_master_modelsim.xrf
│ │ ├── fpga_master_v.sdo
│ │ └── fpga_master_v_fast.sdo
│ └── stp1.stp
├── 毕业设计FPGA程序
│ └── FPGA_jiou2
│ └── USB2_Project2.qar
├── 毕业设计USB固件
│ ├── FX2LP firmware1
│ │ ├── DSCR.LST
│ │ ├── DSCR.OBJ
│ │ ├── EZUSB.LIB
│ │ ├── FW.LST
│ │ ├── FW.OBJ
│ │ ├── Fx2.h
│ │ ├── USBJmpTb.OBJ
│ │ ├── dscr.a51
│ │ ├── fw.c
│ │ ├── fx2regs.h
│ │ ├── fx2sdly.h
│ │ ├── readme.txt
│ │ ├── slave
│ │ ├── slave.LST
│ │ ├── slave.M51
│ │ ├── slave.OBJ
│ │ ├── slave.Opt
│ │ ├── slave.Uv2
│ │ ├── slave.c
│ │ ├── slave.hex
│ │ ├── slave.iic
│ │ ├── slave.lnp
│ │ ├── slave.plg
│ │ └── syncdly.h
│ └── USB固件
│ ├── DSCR.LST
│ ├── DSCR.OBJ
│ ├── EZUSB.LIB
│ ├── FW.LST
│ ├── FW.OBJ
│ ├── Fx2.h
│ ├── USBJmpTb.OBJ
│ ├── dscr.a51
│ ├── fw.c
│ ├── fx2regs.h
│ ├── fx2sdly.h
│ ├── readme.txt
│ ├── slave
│ ├── slave.LST
│ ├── slave.M51
│ ├── slave.OBJ
│ ├── slave.Opt
│ ├── slave.Uv2
│ ├── slave.c
│ ├── slave.hex
│ ├── slave.lnp
│ ├── slave.plg
│ └── syncdly.h
└── 毕业设计上位机
└── 上位机
├── 上位机1
│ ├── Form_Open_Data.Designer.cs
│ ├── Form_Open_Data.cs
│ ├── Form_Open_Data.resx
│ ├── Host_Computer_Data_Collection.csproj
│ ├── Main_Form.Designer.cs
│ ├── Main_Form.cs
│ ├── Main_Form.resx
│ ├── Program.cs
│ ├── Properties
│ │ ├── AssemblyInfo.cs
│ │ ├── Resources.Designer.cs
│ │ ├── Resources.resx
│ │ ├── Settings.Designer.cs
│ │ └── Settings.settings
│ ├── Real_Data_Form.Designer.cs
│ ├── Real_Data_Form.cs
│ ├── Real_Data_Form.resx
│ ├── Vs2010_sln
│ │ ├── Host_Computer.sln
│ │ └── Host_Computer.suo
│ ├── ZGraph.dll
│ ├── bin
│ │ ├── Debug
│ │ │ ├── CyUSB.dll
│ │ │ ├── Microsoft.CSharp.dll
│ │ │ ├── Template.exe
│ │ │ ├── Template.pdb
│ │ │ ├── Template.vshost.exe
│ │ │ ├── Template.vshost.exe.manifest
│ │ │ └── ZGraph.dll
│ │ └── Release
│ │ ├── CyUSB.dll
│ │ ├── Template.exe
│ │ └── Template.pdb
│ ├── i1.ico
│ ├── i2.ico
│ ├── obj
│ │ └── Debug
│ │ ├── DesignTimeResolveAssemblyReferences.cache
│ │ ├── DesignTimeResolveAssemblyReferencesInput.cache
│ │ ├── Host_Computer_Data_Collection.csproj.FileListAbsolute.txt
│ │ ├── Host_Computer_Data_Collection.csproj.GenerateResource.Cache
│ │ ├── Host_Computer_Data_Collection.csprojResolveAssemblyReference.cache
│ │ ├── TempPE
│ │ │ └── Properties.Resources.Designer.cs.dll
│ │ ├── Template.Form10.resources
│ │ ├── Template.Form_Open_Data.resources
│ │ ├── Template.Properties.Resources.resources
│ │ ├── Template.Real_Data_Form.resources
│ │ ├── Template.exe
│ │ ├── Template.pdb
│ │ ├── TemplateVS2010.csproj.FileListAbsolute.txt
│ │ ├── TemplateVS2010.csproj.GenerateResource.Cache
│ │ └── TemplateVS2010.csprojResolveAssemblyReference.cache
│ └── readme.txt
└── 无奇偶校验
├── Form_Open_Data.Designer.cs
├── Form_Open_Data.cs
├── Form_Open_Data.resx
├── Host_Computer_Data_Collection.csproj
├── Main_Form.Designer.cs
├── Main_Form.cs
├── Main_Form.resx
├── Program.cs
├── Properties
│ ├── AssemblyInfo.cs
│ ├── Resources.Designer.cs
│ ├── Resources.resx
│ ├── Settings.Designer.cs
│ └── Settings.settings
├── Real_Data_Form.Designer.cs
├── Real_Data_Form.cs
├── Real_Data_Form.resx
├── Vs2010_sln
│ ├── Host_Computer.sln
│ └── Host_Computer.suo
├── ZGraph.dll
├── bin
│ ├── Debug
│ │ ├── CyUSB.dll
│ │ ├── Microsoft.CSharp.dll
│ │ ├── Template.exe
│ │ ├── Template.pdb
│ │ ├── Template.vshost.exe
│ │ ├── Template.vshost.exe.manifest
│ │ └── ZGraph.dll
│ └── Release
│ ├── CyUSB.dll
│ ├── Template.exe
│ └── Template.pdb
├── i1.ico
├── i2.ico
├── obj
│ └── Debug
│ ├── DesignTimeResolveAssemblyReferences.cache
│ ├── DesignTimeResolveAssemblyReferencesInput.cache
│ ├── Host_Computer_Data_Collection.csproj.FileListAbsolute.txt
│ ├── Host_Computer_Data_Collection.csproj.GenerateResource.Cache
│ ├── Host_Computer_Data_Collection.csprojResolveAssemblyReference.cache
│ ├── TempPE
│ │ └── Properties.Resources.Designer.cs.dll
│ ├── Template.Form10.resources
│ ├── Template.Form_Open_Data.resources
│ ├── Template.Properties.Resources.resources
│ ├── Template.Real_Data_Form.resources
│ ├── Template.exe
│ ├── Template.pdb
│ ├── TemplateVS2010.csproj.FileListAbsolute.txt
│ ├── TemplateVS2010.csproj.GenerateResource.Cache
│ └── TemplateVS2010.csprojResolveAssemblyReference.cache
└── readme.txt
47 directories, 608 files
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论