实例介绍
【实例简介】
MicroChip厂商的EtherCAT从站控制器LAN9252的中文数据手册，该芯片用来实现EtherCAT的物理层和数据链路层
LAN9252 1.0前言 2.0概述 ::· 3.0引脚说明和配置 4.0电源连接 50寄存器映射 60时钟、复位和功耗管理∴. 37 7.0配置脚 80系统中断 90主机总线接口 10.0SPSQ从器件 1.0以太网PHY 12.0 Ethercat 13.0 EEPROM接口 ..295 14.0芯片模式配置 296 150通用定时器和自由运行时钟∴ 297 16.0其他 17.0 JTAG 305 18.0工作特性 307 19.0封装外形 200版本历史 325 o 2015 Microchip Technology Inc DS00001909ACN第3页 LAN9252 1.0前言 1.1一般术语 表1-1 般术语 术语 说明 10BASE-T 10Mbps以太网,符合EE8023标准 100BASE-TX 100Mlps速以太,符合EE802.3标准 ADC 模数转换器 ALR 地址逻辑解析 白动协商 BLW 基线漂移 BM 缓冲区管理器—一开关结构( switch fabric)的一部分 BPDU 网桥协议数据单元—承载生成树协议信息的消息 CSMA/CD 载波监听多路访问/冲突检沨 CSR 控制和状态寄存器 CTR 计数器 DA 目标地址 EPC EEPROM控制器 FCS 帧校验序列——添加到以太网帧末尾的额外校验和字符,用于进行错误检测和校正。 FIFO 先进先出缓冲区 FSM 有限状态机 GPIO 通用O IGMP Internet组管理协议 Isb 最低有效位 LSB 最低有效字节 LVDS 低压差分信号传输 MDI 介质相关接口 MDIX 交叉模式介质相关接口 介质无关接口 MIIM 介质无关接口管理 MIL MAC接口层 MLD 多播监听发现 MLT-3 多级传送编码(3级)。一种3级编码方法,逻辑电平变化表示编码位“1”,逻缉输出 侏持同一电平表示编码位“0”。 msb 最高有效位 MSB 最高有效字节 N/A 不适用 NC 无连接 DS00001909ACN第4页 C 2015 Microchip Technology Inc LAN9252 表11: 般术语(续) 术语 说明 nrZI 不归零反相。该编码方法针对“1”信号反相,针对“0”信号保持不变 QU 组织惟一标识符 PISO 并行输入串行输出 PLL 锁相环 PTP 精确时间协议 RTC 实时时钟 SA 源地址 SFD 帧起始分隔符一一指示以太网帧前导码结束的8位值 SIPO 串行输入并行输出 SMI 串行管理接口 SQE 信号质量错误(也称为“心跳”) SSD 流起始分隔符 UDP 用户数据报协议—一在P网络顶层运行的无连接协议 UUID 通用惟一标识符 保留 指保留的位域或地址。除非号外说明,否则保留位必须始终为零以进行写操作。除非另 外说明,否则无法在读取保留位时保证这些值。除非另外说明,否则请勿读取或写入保 留的地址。 出站 指从器件到机的数据输出 电平触发的黏住位 这类状态位在其代表的条件置为有效时置1。该位保持置1状态,直至其代表的条件不 再为真为止,该状态位通过写0来消零 入站 指从主机到器件的数据输入 双字( DWORD 32位 主机 外部系统(包括处理器和应用软件等) 字 16位 字节 8位 o 2015 Microchip Technology Inc DS00001909ACN第5页 LAN9252 12缓冲器类型 表12:缓冲器类型 缓冲器类型 说明 S 施密特触发器输入 可变电压施密特触发器输入 VO8 具有8mA灌电流和8mA拉电流的可变电压输出 VOD8 具有8mA灌电流的可变电压漏极开路输出 VO12 具有12mA灌电流和12mA拉电流的可变电压输出 VOD12 具有12mA灌电流的可变电压漏极开路输出 VOS12 具有12mA拉电流的可变电压源极开路输出 VO16 具有16mA灌电流和16mA拉电流的可变电压输出 50μA(典型值)内部上拉。除非引脚说明中另外说明,否则始终使能内部上拉。 内部上拉电阻用于防止未连接输入悬空。请勿依靠内部电阻驱动器件外部的信号。连接到必 须拉高的负载时,必须添加外部电阻。 PD 50μA(典型值)内部下拉。除非引脚说明中另外说明,否则始终使能内部下拉。 内韶下拉电阻用于防止未迕接输入悬空。请勿依靠内部电阻驱动器件外部的信号。连接到必 须拉低的负载时,必须添加外部电阻 A 模拟输入 AlO 模拟双向 ICLK 晶振输入引脚 OCLK 晶振输出引脚 ILVPECL 低电压PECL输入引脚 OLVPECL 低电压PECL输出引脚 电源引脚 DS00001909ACN第6页 C 2015 Microchip Technology Inc LAN9252 13寄存器命名 表13:寄存器命名 寄存器位类型符号 寄存器位说明 R 读:可以读取具有该属性的寄存器或位。 写:可以写入具有该属性的寄存器或位。 RO 只读:只读。写操作不起作用。 WO 只写:如果寄存器或位是只写的,读操作将返回未指定的数据。 WC 写1清零:通过写1将值清零。写0不起任何作用。 WAC 写任意值清零:写任意值均可将值清零 RC 读取清零:读取后将内容清零。写操作不起作用。 锁存低电平:读取寄存器时清零。 LH 锁存高电平:读取寄存器时清零。 SC 自清零:置1后自清零内容。写0不起任何作用。可读取内容。 SS 自置1:清零后自置1内容。写1不起任何作用。可读取内容。 R○/LH 只读,锁存高电平:具有该属性的位将保持高电平,直至该位被读取。读取该位后,如 果仍存在高电平条件,则该位侏持高电平;如果已清除高电平条件,则该位变为低电 平。如果未读取该位,则无论高电平条件是否发生变化,该位均保持高电平。部分以太 网PHY寄存器中使用该模式。 NASR 不受软件复位的影响。使能软件复位时,NASR位的状态不发生改变。 保留 保留字段:保留字段必须写入0,以确保未来的兼容性。读取时无法保证保留位的值。 o 2015 Microchip Technology Inc DS00001909ACN第7页 LAN9252 2.0概述 LAN9252是一款集成两个以太网PHY的23端口 EtherCAt从控制器,每个以太网PHY包含一个全双工100 BASE-TX收 发器且支持100Mbps(100BASE-TX)工作速率。LAN9252支持 HP Auto-MDⅨX,允许采用直接连接或交叉LAN电缆 通过外部光纤收发器支持100 BASE-FX。 LAN9252包括一个 EtherCAT从控制器,此 EtherCAT从控制器具有4KB双端凵存储器( DPRAM)和3个现场总线存储 器管理单元(FMMU)。锊个FMMU均执行将逻辑地址映射到物理地址的仼务。 EtherCat从控制器还包括4个 SyncManager,允许在 EtherCAt主器件和本地应用之间进行数据交换。每个 SyncManager的方向和工作模式由 ε thereat主器件配置。提供两种工作模式:缓冲模式和邮箱模式。在缓冲模式下,本地单片机和 EtherCaT主器件可同 时写入器什。LAN9252中的缓冲区始终包含最新数据。如果新数据在旧数据可读出前到达,则旧数据将丢失。在邮箱 模式下,本地单片机和 EtherCat主器件通过握手来访问缓冲区,从而确保不会丢失任何数据。 提供两个用户可选的主机总线接口选项: 变址寄存器访问 本实现提供3个变址/数据寄存器存储区,每个存储区单独进行字节/字-双字转换。内部寄存器的访问方式是:先写 入3个变址寄存器之一,接着读取或写入相应的数据寄存器。3个变址/数据寄存器存储区支持最多3个独立的驱动 器线程,而不会出现访问冲突。每个线程可写入其分配的变址寄存器,而不会出现被其他线程改写的问题。同 32位变址/数据寄存器中需要2个16位周期或4个8位周期,但这些访问可以交错进行。支持对过程数据FIFO进行 直接(非变址)读写访问。直接FF○访问提供单独的字节/字-双字转换,支持对变址/数据寄存器进行交错访问。 复用地址/数据总线 本实现提供复用的地址和数据总线,同时支持单地址阶段和双地址阶段。通过地址选通装载地址,然后通过读/写 选通进行数据访问。同一32位双宇中需要2个连续的16位数据周期或4个连续的8位数据周期。这些访问必须按顺 序进行,而不能交错访问其他寄存器。支持对过程数据FIFO进行突发读写访问,具体方法是:先执行一个地址周 期,接着执行多个读写数据周期。 HB支持8/16位大尾数法(高宇节优先)、小尾数法(低字节优先)和混合尾数法操作。两个过程数据 RAMFIFO将HB 与 EtherCat从控制器接口,方便主机CPU与 EtherCat从器件之间的过程数据信息传输。凭借可配置的主机中断引脚, 器件可将任何内部中断通知给主机CPU sPⅣ/四SP丨从控制器提供低引脚数的司步从接口,方便器件与主机系统之间的通信。凭借SP四SP|从器件,可以访问 系统CSR、內部FIFO和存储器。该器件支持一条和多条釆用递增、递减和静态寻址的寄存器读写命令。支持单、双和 四位通道,时钟速率最高达80MHz。 LAN9252支痔多种功耗管理和唤醒功能。LAN9252可置于低功耗模式,并且可编稈为通过“魔术包”、“LAN唤 酲”、广播唤醒、理想DA唤酲和“链路状态变化”等多种方法发岀外部唤醒信号(RQ)。该信号非常适合通过远程 以太网唤醒事件来触发系统上电。该器件叮通过主札处理器命令或其中一种唤醒事件退岀低功耗状态。 对于没有单片机的简单数字模块,LAN9252还可在数字O模式下工作。在此模式下,可通过 EtherCat主器件控制或监 视16个数字信号。 为实现星型或树形网终拓扑,可将器件配置为3端口从器件,从而提供额外的M端口。该端口可连接到外部PHY,成为 当前菊化链的一个抽头;或者也可连接到另一个LAN9252,构成4端口解决方案。M端口可以指向上行方向(作为端 口0)或下行方向(作为端口2) 对于LED支持,每个端口包含一个标准运行指示器和一个链路/活动指示器。该器件包含64位分布式时钟,用于实现高精 度同步以及提供木地数据采集时序的准确信息、。 LAN9252可配置为由采用集成的33V转12V线性稳压器的3.3V单电源供电。可选择禁止线性稳压器,以便使用高精度 的妒部稳压器,从而降低系统功耗。 DS00001909ACN第8页 C 2015 Microchip Technology Inc LAN9252 LAN9252适用于商业级、工业级和扩展工业级温度范围。图2-1详细给出了典型系统应用,图22给出了LAN9252的内 部框图 图2-1:系统框图 EtherCAt从器件 EEPROM EtherCat 主器件 磁件 RJ45 Ethercat EtherCat 微处理器/单片机 LAN9252 磁件 RJ45 从器件 从器件 PHY J RJ45 EtherCAT 25 MHZ 从器件 图22:内部框图 LAN9252 寄存器RM ESC地址空间 SyncManage 以太网100PH (转发器 至816位 环回 以太网100PHY 机总线 数宁|O和 自动 (转发器 并行数据接口 环回 7百动 转发器 EthercAT从控剧器 LED FC 系统中 系统时钟/ 控制器 EEPROM 控制器 复位控制器 至可选LED IRQ 25MHz晶振 LAN9252提供单片机、扩展或数字MO三种工作模式 o 2015 Microchip Technology Inc DS00001909ACN第9页 LAN9252 单片机嫫式:LAN9252通过类似SRAM的从接口与单片机通信。凭借简单但功能强大的主札总线接口,该器件可通过 8位或16位外部总线尢缝连接到大多数通用8位或16位微处理器和单片机以及32位微处理器。 或者,该器件也可通过S門或四S門进行访问,同时还提供最多16个通用输入/输出 扩屣獎式:当器件处于S門或四S門l模式时,可使能第三个网络端口以提供额外的M端口。该端口可连接到外部PHY 以实现星型或树形网络拓扑;或者也可连接到另一个LAN9252,以构成4端解决方案。该端口可配置为上行方向或下 教字O模式:对于没有单片机的简单数字模块,LAN9252可在数字ⅣO模式下工作。在此模式下,可通过 Ethercat主 器件控制或监视16个数字信号。该模式还提供6个控制信号。 图2-3提供了每种工作模式的系统级概览。 图23:工作模式 单片机模式 数字Vo模式 微处理器/单片机 主札总线接口 RJ45 磁件或光纤 LAN9252 磁件或 光纤Xcvr RJ45 磁作或 LAN9252 磁件或 RJ45 或光纤光纤Xr 光纤Xcvr 数字o) 单片机模式 扩展模式 微处理器/单户机 微处理器/单片机 P四sP sP/四sP RJ45 磁件或 光纤Xcvr AN9252 磁件或 光纤Xcvr 一或光纤 RJ45 光纤Xcvr LAN9252 磁廾或 光纤Xcvr 一或光纤 PHY GPIO 磁件或 光纤xc或光纤 DS00001909ACN第10页 C 2015 Microchip Technology Inc 【实例截图】
【核心代码】
MicroChip厂商的EtherCAT从站控制器LAN9252的中文数据手册，该芯片用来实现EtherCAT的物理层和数据链路层
LAN9252 1.0前言 2.0概述 ::· 3.0引脚说明和配置 4.0电源连接 50寄存器映射 60时钟、复位和功耗管理∴. 37 7.0配置脚 80系统中断 90主机总线接口 10.0SPSQ从器件 1.0以太网PHY 12.0 Ethercat 13.0 EEPROM接口 ..295 14.0芯片模式配置 296 150通用定时器和自由运行时钟∴ 297 16.0其他 17.0 JTAG 305 18.0工作特性 307 19.0封装外形 200版本历史 325 o 2015 Microchip Technology Inc DS00001909ACN第3页 LAN9252 1.0前言 1.1一般术语 表1-1 般术语 术语 说明 10BASE-T 10Mbps以太网,符合EE8023标准 100BASE-TX 100Mlps速以太,符合EE802.3标准 ADC 模数转换器 ALR 地址逻辑解析 白动协商 BLW 基线漂移 BM 缓冲区管理器—一开关结构( switch fabric)的一部分 BPDU 网桥协议数据单元—承载生成树协议信息的消息 CSMA/CD 载波监听多路访问/冲突检沨 CSR 控制和状态寄存器 CTR 计数器 DA 目标地址 EPC EEPROM控制器 FCS 帧校验序列——添加到以太网帧末尾的额外校验和字符,用于进行错误检测和校正。 FIFO 先进先出缓冲区 FSM 有限状态机 GPIO 通用O IGMP Internet组管理协议 Isb 最低有效位 LSB 最低有效字节 LVDS 低压差分信号传输 MDI 介质相关接口 MDIX 交叉模式介质相关接口 介质无关接口 MIIM 介质无关接口管理 MIL MAC接口层 MLD 多播监听发现 MLT-3 多级传送编码(3级)。一种3级编码方法,逻辑电平变化表示编码位“1”,逻缉输出 侏持同一电平表示编码位“0”。 msb 最高有效位 MSB 最高有效字节 N/A 不适用 NC 无连接 DS00001909ACN第4页 C 2015 Microchip Technology Inc LAN9252 表11: 般术语(续) 术语 说明 nrZI 不归零反相。该编码方法针对“1”信号反相,针对“0”信号保持不变 QU 组织惟一标识符 PISO 并行输入串行输出 PLL 锁相环 PTP 精确时间协议 RTC 实时时钟 SA 源地址 SFD 帧起始分隔符一一指示以太网帧前导码结束的8位值 SIPO 串行输入并行输出 SMI 串行管理接口 SQE 信号质量错误(也称为“心跳”) SSD 流起始分隔符 UDP 用户数据报协议—一在P网络顶层运行的无连接协议 UUID 通用惟一标识符 保留 指保留的位域或地址。除非号外说明,否则保留位必须始终为零以进行写操作。除非另 外说明,否则无法在读取保留位时保证这些值。除非另外说明,否则请勿读取或写入保 留的地址。 出站 指从器件到机的数据输出 电平触发的黏住位 这类状态位在其代表的条件置为有效时置1。该位保持置1状态,直至其代表的条件不 再为真为止,该状态位通过写0来消零 入站 指从主机到器件的数据输入 双字( DWORD 32位 主机 外部系统(包括处理器和应用软件等) 字 16位 字节 8位 o 2015 Microchip Technology Inc DS00001909ACN第5页 LAN9252 12缓冲器类型 表12:缓冲器类型 缓冲器类型 说明 S 施密特触发器输入 可变电压施密特触发器输入 VO8 具有8mA灌电流和8mA拉电流的可变电压输出 VOD8 具有8mA灌电流的可变电压漏极开路输出 VO12 具有12mA灌电流和12mA拉电流的可变电压输出 VOD12 具有12mA灌电流的可变电压漏极开路输出 VOS12 具有12mA拉电流的可变电压源极开路输出 VO16 具有16mA灌电流和16mA拉电流的可变电压输出 50μA(典型值)内部上拉。除非引脚说明中另外说明,否则始终使能内部上拉。 内部上拉电阻用于防止未连接输入悬空。请勿依靠内部电阻驱动器件外部的信号。连接到必 须拉高的负载时,必须添加外部电阻。 PD 50μA(典型值)内部下拉。除非引脚说明中另外说明,否则始终使能内部下拉。 内韶下拉电阻用于防止未迕接输入悬空。请勿依靠内部电阻驱动器件外部的信号。连接到必 须拉低的负载时,必须添加外部电阻 A 模拟输入 AlO 模拟双向 ICLK 晶振输入引脚 OCLK 晶振输出引脚 ILVPECL 低电压PECL输入引脚 OLVPECL 低电压PECL输出引脚 电源引脚 DS00001909ACN第6页 C 2015 Microchip Technology Inc LAN9252 13寄存器命名 表13:寄存器命名 寄存器位类型符号 寄存器位说明 R 读:可以读取具有该属性的寄存器或位。 写:可以写入具有该属性的寄存器或位。 RO 只读:只读。写操作不起作用。 WO 只写:如果寄存器或位是只写的,读操作将返回未指定的数据。 WC 写1清零:通过写1将值清零。写0不起任何作用。 WAC 写任意值清零:写任意值均可将值清零 RC 读取清零:读取后将内容清零。写操作不起作用。 锁存低电平:读取寄存器时清零。 LH 锁存高电平:读取寄存器时清零。 SC 自清零:置1后自清零内容。写0不起任何作用。可读取内容。 SS 自置1:清零后自置1内容。写1不起任何作用。可读取内容。 R○/LH 只读,锁存高电平:具有该属性的位将保持高电平,直至该位被读取。读取该位后,如 果仍存在高电平条件,则该位侏持高电平;如果已清除高电平条件,则该位变为低电 平。如果未读取该位,则无论高电平条件是否发生变化,该位均保持高电平。部分以太 网PHY寄存器中使用该模式。 NASR 不受软件复位的影响。使能软件复位时,NASR位的状态不发生改变。 保留 保留字段:保留字段必须写入0,以确保未来的兼容性。读取时无法保证保留位的值。 o 2015 Microchip Technology Inc DS00001909ACN第7页 LAN9252 2.0概述 LAN9252是一款集成两个以太网PHY的23端口 EtherCAt从控制器,每个以太网PHY包含一个全双工100 BASE-TX收 发器且支持100Mbps(100BASE-TX)工作速率。LAN9252支持 HP Auto-MDⅨX,允许采用直接连接或交叉LAN电缆 通过外部光纤收发器支持100 BASE-FX。 LAN9252包括一个 EtherCAT从控制器,此 EtherCAT从控制器具有4KB双端凵存储器( DPRAM)和3个现场总线存储 器管理单元(FMMU)。锊个FMMU均执行将逻辑地址映射到物理地址的仼务。 EtherCat从控制器还包括4个 SyncManager,允许在 EtherCAt主器件和本地应用之间进行数据交换。每个 SyncManager的方向和工作模式由 ε thereat主器件配置。提供两种工作模式:缓冲模式和邮箱模式。在缓冲模式下,本地单片机和 EtherCaT主器件可同 时写入器什。LAN9252中的缓冲区始终包含最新数据。如果新数据在旧数据可读出前到达,则旧数据将丢失。在邮箱 模式下,本地单片机和 EtherCat主器件通过握手来访问缓冲区,从而确保不会丢失任何数据。 提供两个用户可选的主机总线接口选项: 变址寄存器访问 本实现提供3个变址/数据寄存器存储区,每个存储区单独进行字节/字-双字转换。内部寄存器的访问方式是:先写 入3个变址寄存器之一,接着读取或写入相应的数据寄存器。3个变址/数据寄存器存储区支持最多3个独立的驱动 器线程,而不会出现访问冲突。每个线程可写入其分配的变址寄存器,而不会出现被其他线程改写的问题。同 32位变址/数据寄存器中需要2个16位周期或4个8位周期,但这些访问可以交错进行。支持对过程数据FIFO进行 直接(非变址)读写访问。直接FF○访问提供单独的字节/字-双字转换,支持对变址/数据寄存器进行交错访问。 复用地址/数据总线 本实现提供复用的地址和数据总线,同时支持单地址阶段和双地址阶段。通过地址选通装载地址,然后通过读/写 选通进行数据访问。同一32位双宇中需要2个连续的16位数据周期或4个连续的8位数据周期。这些访问必须按顺 序进行,而不能交错访问其他寄存器。支持对过程数据FIFO进行突发读写访问,具体方法是:先执行一个地址周 期,接着执行多个读写数据周期。 HB支持8/16位大尾数法(高宇节优先)、小尾数法(低字节优先)和混合尾数法操作。两个过程数据 RAMFIFO将HB 与 EtherCat从控制器接口,方便主机CPU与 EtherCat从器件之间的过程数据信息传输。凭借可配置的主机中断引脚, 器件可将任何内部中断通知给主机CPU sPⅣ/四SP丨从控制器提供低引脚数的司步从接口,方便器件与主机系统之间的通信。凭借SP四SP|从器件,可以访问 系统CSR、內部FIFO和存储器。该器件支持一条和多条釆用递增、递减和静态寻址的寄存器读写命令。支持单、双和 四位通道,时钟速率最高达80MHz。 LAN9252支痔多种功耗管理和唤醒功能。LAN9252可置于低功耗模式,并且可编稈为通过“魔术包”、“LAN唤 酲”、广播唤醒、理想DA唤酲和“链路状态变化”等多种方法发岀外部唤醒信号(RQ)。该信号非常适合通过远程 以太网唤醒事件来触发系统上电。该器件叮通过主札处理器命令或其中一种唤醒事件退岀低功耗状态。 对于没有单片机的简单数字模块,LAN9252还可在数字O模式下工作。在此模式下,可通过 EtherCat主器件控制或监 视16个数字信号。 为实现星型或树形网终拓扑,可将器件配置为3端口从器件,从而提供额外的M端口。该端口可连接到外部PHY,成为 当前菊化链的一个抽头;或者也可连接到另一个LAN9252,构成4端口解决方案。M端口可以指向上行方向(作为端 口0)或下行方向(作为端口2) 对于LED支持,每个端口包含一个标准运行指示器和一个链路/活动指示器。该器件包含64位分布式时钟,用于实现高精 度同步以及提供木地数据采集时序的准确信息、。 LAN9252可配置为由采用集成的33V转12V线性稳压器的3.3V单电源供电。可选择禁止线性稳压器,以便使用高精度 的妒部稳压器,从而降低系统功耗。 DS00001909ACN第8页 C 2015 Microchip Technology Inc LAN9252 LAN9252适用于商业级、工业级和扩展工业级温度范围。图2-1详细给出了典型系统应用,图22给出了LAN9252的内 部框图 图2-1:系统框图 EtherCAt从器件 EEPROM EtherCat 主器件 磁件 RJ45 Ethercat EtherCat 微处理器/单片机 LAN9252 磁件 RJ45 从器件 从器件 PHY J RJ45 EtherCAT 25 MHZ 从器件 图22:内部框图 LAN9252 寄存器RM ESC地址空间 SyncManage 以太网100PH (转发器 至816位 环回 以太网100PHY 机总线 数宁|O和 自动 (转发器 并行数据接口 环回 7百动 转发器 EthercAT从控剧器 LED FC 系统中 系统时钟/ 控制器 EEPROM 控制器 复位控制器 至可选LED IRQ 25MHz晶振 LAN9252提供单片机、扩展或数字MO三种工作模式 o 2015 Microchip Technology Inc DS00001909ACN第9页 LAN9252 单片机嫫式:LAN9252通过类似SRAM的从接口与单片机通信。凭借简单但功能强大的主札总线接口,该器件可通过 8位或16位外部总线尢缝连接到大多数通用8位或16位微处理器和单片机以及32位微处理器。 或者,该器件也可通过S門或四S門进行访问,同时还提供最多16个通用输入/输出 扩屣獎式:当器件处于S門或四S門l模式时,可使能第三个网络端口以提供额外的M端口。该端口可连接到外部PHY 以实现星型或树形网络拓扑;或者也可连接到另一个LAN9252,以构成4端解决方案。该端口可配置为上行方向或下 教字O模式:对于没有单片机的简单数字模块,LAN9252可在数字ⅣO模式下工作。在此模式下,可通过 Ethercat主 器件控制或监视16个数字信号。该模式还提供6个控制信号。 图2-3提供了每种工作模式的系统级概览。 图23:工作模式 单片机模式 数字Vo模式 微处理器/单片机 主札总线接口 RJ45 磁件或光纤 LAN9252 磁件或 光纤Xcvr RJ45 磁作或 LAN9252 磁件或 RJ45 或光纤光纤Xr 光纤Xcvr 数字o) 单片机模式 扩展模式 微处理器/单户机 微处理器/单片机 P四sP sP/四sP RJ45 磁件或 光纤Xcvr AN9252 磁件或 光纤Xcvr 一或光纤 RJ45 光纤Xcvr LAN9252 磁廾或 光纤Xcvr 一或光纤 PHY GPIO 磁件或 光纤xc或光纤 DS00001909ACN第10页 C 2015 Microchip Technology Inc 【实例截图】
【核心代码】
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论