实例介绍
【实例截图】
【核心代码】
.
├── lab1
│ ├── parta
│ │ ├── add4.v
│ │ ├── add8.v
│ │ ├── addertb.v
│ │ └── fa.v
│ └── partb
│ ├── add8.v
│ └── addertb.v
├── lab2
│ ├── parta
│ │ ├── add4.v
│ │ ├── add8.v
│ │ ├── adder.f
│ │ ├── addertb.v
│ │ └── fa.v
│ └── partb
│ ├── add4.v
│ ├── add8.v
│ ├── adder.f
│ ├── addertb.v
│ ├── fa.v
│ └── test.s
├── lab3
│ ├── cleanup
│ ├── docs
│ │ ├── DVE_DEMO_FIFO_SVA.html
│ │ ├── assert_source.jpg
│ │ ├── assert_wave.jpg
│ │ ├── assertions.jpg
│ │ ├── fifo1.jpg
│ │ ├── fifo11.jpg
│ │ ├── fifo12.jpg
│ │ ├── fifo2.jpg
│ │ ├── fifo3.jpg
│ │ ├── fifo4.jpg
│ │ ├── fifo5.jpg
│ │ ├── fifo6.jpg
│ │ ├── fifo7.jpg
│ │ ├── fifo8.jpg
│ │ └── fifo9.jpg
│ ├── fifo.sva
│ ├── fifo.v
│ ├── fifo_tb.v
│ ├── run1.f
│ ├── run1sva.f
│ ├── run_debug
│ ├── run_debug_all
│ ├── run_debug_sva
│ ├── start_over
│ │ ├── fifo.v
│ │ ├── fifo_fix1
│ │ ├── fifo_tb.v
│ │ └── run1.f
│ ├── vcdplus.vpd
│ └── vcdplus_trace.vpd
├── lab5
│ ├── parta
│ │ ├── add4.v
│ │ ├── add8.v
│ │ ├── adder.f
│ │ ├── addertb.v
│ │ └── fa.v
│ └── partb
│ ├── adder.f
│ ├── adder.v
│ ├── addertb.v
│ └── reference.dump
├── lab6
│ ├── parta
│ │ ├── cam.v
│ │ ├── codec.f
│ │ ├── codec.v
│ │ ├── codectb.v
│ │ ├── fileio.o
│ │ ├── solution
│ │ │ ├── cam1.v
│ │ │ └── cam2.v
│ │ └── test
│ └── partb
│ ├── cam2.v
│ ├── codec.f
│ ├── codec.v
│ ├── codectb.v
│ ├── fileio.o
│ └── test
├── lab7
│ ├── fifo.f
│ ├── fifo32X8.sdf
│ ├── fifo32X8.v
│ ├── fifo32X8_gate.v
│ ├── fifo32X8tb.v
│ ├── fifo_cntrl.v
│ ├── fifo_gate.f
│ ├── fifo_mem.v
│ ├── fileio.o
│ └── ram16X8.v
├── lab8
│ ├── clean
│ ├── code
│ │ ├── data1
│ │ ├── data2
│ │ ├── data3
│ │ ├── data4
│ │ ├── data5
│ │ ├── text1
│ │ ├── text2
│ │ ├── text3
│ │ ├── text4
│ │ └── text5
│ ├── data_segment
│ ├── design
│ │ ├── alu.v
│ │ ├── alu_control.v
│ │ ├── cpu.v
│ │ ├── decode.orig.v
│ │ ├── decode.v
│ │ ├── globals.v
│ │ ├── quick_compare.v
│ │ ├── regfile.v
│ │ ├── system.v
│ │ ├── testbench.v
│ │ └── wb_control.v
│ ├── files
│ ├── run_all
│ ├── run_base
│ ├── run_fsm
│ ├── run_line
│ └── text_segment
├── lab_01_basic.doc
├── lab_02_ucli.doc
├── lab_03_dve.doc
├── lab_05_mismatch.doc
├── lab_06_rtl.doc
├── lab_07_gate.doc
├── lab_08_cov.doc
├── lib
│ ├── add4.v
│ ├── fa.v
│ ├── fileio2.0
│ │ ├── compare.pat
│ │ ├── compare.v
│ │ ├── data.bin
│ │ ├── data.c
│ │ ├── fileio.c
│ │ ├── fileio.o
│ │ ├── fileio.tab
│ │ ├── fileio_32.o
│ │ ├── fileio_task.tab
│ │ ├── load_mem.v
│ │ ├── read_pattern.pat
│ │ ├── read_pattern.v
│ │ ├── script.v
│ │ ├── strobe_compare.c
│ │ ├── strobe_compare.tab
│ │ └── veriuser.c
│ └── vendor_lib
│ └── core.v
└── 芯片开发_VCS_workshop_2006_lab.zip
23 directories, 136 files
相关软件
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论