在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → verilog设计数字钟.rar

verilog设计数字钟.rar

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:1.86M
  • 下载次数:1
  • 浏览次数:61
  • 发布时间:2021-12-12
  • 实例类别:一般编程问题
  • 发 布 人:js2021
  • 文件格式:.rar
  • 所需积分:2
 

实例介绍

【实例简介】
带闹钟和音乐电路的程序,不过定时后会一直响,还没想好怎么修改
【实例截图】
【核心代码】
4744302543344627026.rar
└── 闹钟z
├── bijiao.bsf
├── bijiao.v
├── clk2.bsf
├── clk2.v
├── clk.bsf
├── clk.v
├── cnt24.bsf
├── cnt24.v
├── cnt60.bsf
├── cnt60.v
├── db
│   ├── add_sub_2ph.tdf
│   ├── add_sub_3dc.tdf
│   ├── add_sub_3ph.tdf
│   ├── add_sub_3rh.tdf
│   ├── add_sub_4dc.tdf
│   ├── add_sub_4rh.tdf
│   ├── add_sub_59c.tdf
│   ├── add_sub_5dc.tdf
│   ├── add_sub_6dc.tdf
│   ├── add_sub_7dc.tdf
│   ├── add_sub_89c.tdf
│   ├── add_sub_8dc.tdf
│   ├── add_sub_9dc.tdf
│   ├── add_sub_a9c.tdf
│   ├── add_sub_adc.tdf
│   ├── add_sub_bdc.tdf
│   ├── add_sub_hnh.tdf
│   ├── add_sub_jec.tdf
│   ├── add_sub_jnh.tdf
│   ├── add_sub_nsh.tdf
│   ├── add_sub_ohh.tdf
│   ├── add_sub_rhh.tdf
│   ├── alt_u_div_6oe.tdf
│   ├── alt_u_div_are.tdf
│   ├── alt_u_div_ere.tdf
│   ├── lpm_divide_4vl.tdf
│   ├── lpm_divide_6vl.tdf
│   ├── lpm_divide_f5m.tdf
│   ├── lpm_divide_itl.tdf
│   ├── shijian.(0).cnf.cdb
│   ├── shijian.(0).cnf.hdb
│   ├── shijian.(10).cnf.cdb
│   ├── shijian.(10).cnf.hdb
│   ├── shijian.(11).cnf.cdb
│   ├── shijian.(11).cnf.hdb
│   ├── shijian.(12).cnf.cdb
│   ├── shijian.(12).cnf.hdb
│   ├── shijian.(13).cnf.cdb
│   ├── shijian.(13).cnf.hdb
│   ├── shijian.(14).cnf.cdb
│   ├── shijian.(14).cnf.hdb
│   ├── shijian.(15).cnf.cdb
│   ├── shijian.(15).cnf.hdb
│   ├── shijian.(16).cnf.cdb
│   ├── shijian.(16).cnf.hdb
│   ├── shijian.(17).cnf.cdb
│   ├── shijian.(17).cnf.hdb
│   ├── shijian.(18).cnf.cdb
│   ├── shijian.(18).cnf.hdb
│   ├── shijian.(19).cnf.cdb
│   ├── shijian.(19).cnf.hdb
│   ├── shijian.(1).cnf.cdb
│   ├── shijian.(1).cnf.hdb
│   ├── shijian.(20).cnf.cdb
│   ├── shijian.(20).cnf.hdb
│   ├── shijian.(21).cnf.cdb
│   ├── shijian.(21).cnf.hdb
│   ├── shijian.(22).cnf.cdb
│   ├── shijian.(22).cnf.hdb
│   ├── shijian.(23).cnf.cdb
│   ├── shijian.(23).cnf.hdb
│   ├── shijian.(24).cnf.cdb
│   ├── shijian.(24).cnf.hdb
│   ├── shijian.(25).cnf.cdb
│   ├── shijian.(25).cnf.hdb
│   ├── shijian.(26).cnf.cdb
│   ├── shijian.(26).cnf.hdb
│   ├── shijian.(27).cnf.cdb
│   ├── shijian.(27).cnf.hdb
│   ├── shijian.(28).cnf.cdb
│   ├── shijian.(28).cnf.hdb
│   ├── shijian.(29).cnf.cdb
│   ├── shijian.(29).cnf.hdb
│   ├── shijian.(2).cnf.cdb
│   ├── shijian.(2).cnf.hdb
│   ├── shijian.(30).cnf.cdb
│   ├── shijian.(30).cnf.hdb
│   ├── shijian.(31).cnf.cdb
│   ├── shijian.(31).cnf.hdb
│   ├── shijian.(32).cnf.cdb
│   ├── shijian.(32).cnf.hdb
│   ├── shijian.(33).cnf.cdb
│   ├── shijian.(33).cnf.hdb
│   ├── shijian.(34).cnf.cdb
│   ├── shijian.(34).cnf.hdb
│   ├── shijian.(35).cnf.cdb
│   ├── shijian.(35).cnf.hdb
│   ├── shijian.(36).cnf.cdb
│   ├── shijian.(36).cnf.hdb
│   ├── shijian.(37).cnf.cdb
│   ├── shijian.(37).cnf.hdb
│   ├── shijian.(38).cnf.cdb
│   ├── shijian.(38).cnf.hdb
│   ├── shijian.(39).cnf.cdb
│   ├── shijian.(39).cnf.hdb
│   ├── shijian.(3).cnf.cdb
│   ├── shijian.(3).cnf.hdb
│   ├── shijian.(40).cnf.cdb
│   ├── shijian.(40).cnf.hdb
│   ├── shijian.(41).cnf.cdb
│   ├── shijian.(41).cnf.hdb
│   ├── shijian.(42).cnf.cdb
│   ├── shijian.(42).cnf.hdb
│   ├── shijian.(43).cnf.cdb
│   ├── shijian.(43).cnf.hdb
│   ├── shijian.(44).cnf.cdb
│   ├── shijian.(44).cnf.hdb
│   ├── shijian.(45).cnf.cdb
│   ├── shijian.(45).cnf.hdb
│   ├── shijian.(46).cnf.cdb
│   ├── shijian.(46).cnf.hdb
│   ├── shijian.(47).cnf.cdb
│   ├── shijian.(47).cnf.hdb
│   ├── shijian.(48).cnf.cdb
│   ├── shijian.(48).cnf.hdb
│   ├── shijian.(49).cnf.cdb
│   ├── shijian.(49).cnf.hdb
│   ├── shijian.(4).cnf.cdb
│   ├── shijian.(4).cnf.hdb
│   ├── shijian.(50).cnf.cdb
│   ├── shijian.(50).cnf.hdb
│   ├── shijian.(51).cnf.cdb
│   ├── shijian.(51).cnf.hdb
│   ├── shijian.(5).cnf.cdb
│   ├── shijian.(5).cnf.hdb
│   ├── shijian.(6).cnf.cdb
│   ├── shijian.(6).cnf.hdb
│   ├── shijian.(7).cnf.cdb
│   ├── shijian.(7).cnf.hdb
│   ├── shijian.(8).cnf.cdb
│   ├── shijian.(8).cnf.hdb
│   ├── shijian.(9).cnf.cdb
│   ├── shijian.(9).cnf.hdb
│   ├── shijian.asm.qmsg
│   ├── shijian.cbx.xml
│   ├── shijian.cmp0.ddb
│   ├── shijian.cmp_bb.cdb
│   ├── shijian.cmp_bb.hdb
│   ├── shijian.cmp_bb.logdb
│   ├── shijian.cmp_bb.rcf
│   ├── shijian.cmp.bpm
│   ├── shijian.cmp.cdb
│   ├── shijian.cmp.ecobp
│   ├── shijian.cmp.hdb
│   ├── shijian.cmp.logdb
│   ├── shijian.cmp.rdb
│   ├── shijian.cmp.tdb
│   ├── shijian.db_info
│   ├── shijian.dbp
│   ├── shijian.eco.cdb
│   ├── shijian.eds_overflow
│   ├── shijian.fit.qmsg
│   ├── shijian.fnsim.hdb
│   ├── shijian.fnsim.qmsg
│   ├── shijian.hier_info
│   ├── shijian.hif
│   ├── shijian.map_bb.cdb
│   ├── shijian.map_bb.hdb
│   ├── shijian.map_bb.logdb
│   ├── shijian.map.bpm
│   ├── shijian.map.cdb
│   ├── shijian.map.ecobp
│   ├── shijian.map.hdb
│   ├── shijian.map.logdb
│   ├── shijian.map.qmsg
│   ├── shijian.merge.qmsg
│   ├── shijian.pre_map.cdb
│   ├── shijian.pre_map.hdb
│   ├── shijian.psp
│   ├── shijian.pss
│   ├── shijian.rtlv.hdb
│   ├── shijian.rtlv_sg.cdb
│   ├── shijian.rtlv_sg_swap.cdb
│   ├── shijian.sgdiff.cdb
│   ├── shijian.sgdiff.hdb
│   ├── shijian.signalprobe.cdb
│   ├── shijian.sim.cvwf
│   ├── shijian.sim.hdb
│   ├── shijian.sim.qmsg
│   ├── shijian.sim.rdb
│   ├── shijian.sld_design_entry_dsc.sci
│   ├── shijian.sld_design_entry.sci
│   ├── shijian.syn_hier_info
│   ├── shijian.tan.qmsg
│   ├── sign_div_unsign_bkh.tdf
│   ├── sign_div_unsign_tlh.tdf
│   ├── sign_div_unsign_vlh.tdf
│   └── wed.wsf
├── ds.bsf
├── ds.v
├── music2.bsf
├── music2.v
├── nian.bsf
├── nian .v
├── nyr.bdf
├── nyr.bsf
├── ri.bsf
├── ri.v
├── sfm.bdf
├── sfm.bsf
├── shijian.asm.rpt
├── shijian.bdf
├── shijian.cdf
├── shijian.done
├── shijian.dpf
├── shijian.fit.rpt
├── shijian.fit.smsg
├── shijian.fit.summary
├── shijian.flow.rpt
├── shijian.map.rpt
├── shijian.map.smsg
├── shijian.map.summary
├── shijian.merge.rpt
├── shijian.pin
├── shijian.pof
├── shijian.qpf
├── shijian.qsf
├── shijian.qws
├── shijian.sim.rpt
├── shijian.sof
├── shijian.tan.rpt
├── shijian.tan.summary
├── shijian.vwf
├── szz.bdf
├── xianshi.bsf
├── xianshi.v
├── yue.bsf
├── yue.v
├── zd.bsf
├── zd.v
├── zidong.bsf
└── zidong.v

2 directories, 242 files

标签:

实例下载地址

verilog设计数字钟.rar

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警