基于Tomasulo算法的32位RISC带Cache的流水线CPU设计.rar

【实例简介】
清华大学电子系微机原理课程设计题目。4人合作完成。 包含CPU的VHDL、Verilog源代码、仿真文件、波形结果、系统框图、实验报告、以及一个简易汇编器的源代码和可执行文件。 Quartus仿真实现了32位RISC微处理器，支持数据处理（包括乘除法），数据传送，子程序调用，中断及跳转。时序仿真主频可达70MHz。 采用Tomasulo算法处理指令流水中的数据相关，并提出了一种对Tomasulo就够的改进。设计了Cache结构提高访存效率。
【实例截图】
【核心代码】
4744302543321347652.rar
├── CPU源代码
│   └── CPU
│   ├── add_sub32.v
│   ├── ADD_SUB.v
│   ├── ALU_ADDSUB_level.v
│   ├── ALU_DIV_level.v
│   ├── ALU_LOGIC_level.v
│   ├── ALU_MUL_level.v
│   ├── ALU_SHIFT_level.v
│   ├── ALU_ST_ADDSUB.V
│   ├── ALU_ST_DIV.v
│   ├── ALU_ST_LOGIC.V
│   ├── ALU_ST_MUL.v
│   ├── ALU_ST_SHIFT.v
│   ├── and_7.vhd
│   ├── CACHE_LINE.V
│   ├── CACHE.V
│   ├── clk_delay.v
│   ├── Controller.vhd
│   ├── CPU.vhd
│   ├── CPU.vwf
│   ├── decoder_32.vhd
│   ├── div.v
│   ├── FLAG_reg.vhd
│   ├── Instruction_processing_component.vhd
│   ├── LD_STU.v
│   ├── logic32.v
│   ├── LRU.V
│   ├── MEM_INS.v
│   ├── MEM.v
│   ├── MMU.V
│   ├── mult.v
│   ├── mux_32.vhd
│   ├── mux_4.vhd
│   ├── mux_8.vhd
│   ├── our_register_n.vhd
│   ├── PC.vhd
│   ├── RAM.DATA
│   ├── register_file.vhd
│   ├── Shifter.v
│   ├── shift.v
│   ├── STORE_STU.V
│   └── yy.mif
├── ReadMe.txt
├── 仿真波形
│   ├── 仿真波形一.sim.cvwf
│   ├── 仿真波形三.sim.cvwf
│   └── 仿真波形二.sim.cvwf
├── 图片
│   ├── CACHE.jpg
│   ├── MMU.jpg
│   ├── STATION.jpg
│   └── 寄存器堆.png
├── 报告
│   └── 微机原理课程设计报告.pdf
└── 汇编器及源程序
├── Assembler.cpp
├── Assembler.exe
└── In.asm

6 directories, 53 files