Verilog的rom程序

【实例简介】
基于FPGA的Verilog语言的rom形成程序，原理图编辑形成顶层文件。
【实例截图】
【核心代码】
bd20187c4904332bd3d3a55d2a77bb69.zip
└── ll
├── counter.bsf
├── db
│   ├── ll.(0).cnf.cdb
│   ├── ll.(0).cnf.hdb
│   ├── ll.(1).cnf.cdb
│   ├── ll.(1).cnf.hdb
│   ├── ll.(2).cnf.cdb
│   ├── ll.(2).cnf.hdb
│   ├── ll.(3).cnf.cdb
│   ├── ll.(3).cnf.hdb
│   ├── ll.(4).cnf.cdb
│   ├── ll.(4).cnf.hdb
│   ├── ll.(5).cnf.cdb
│   ├── ll.(5).cnf.hdb
│   ├── ll.(6).cnf.cdb
│   ├── ll.(6).cnf.hdb
│   ├── ll.asm.qmsg
│   ├── ll.cbx.xml
│   ├── ll.cmp0.ddb
│   ├── ll.cmp.cdb
│   ├── ll.cmp.hdb
│   ├── ll.cmp.logdb
│   ├── ll.cmp.rdb
│   ├── ll.cmp.tdb
│   ├── ll.db_info
│   ├── ll.dbp
│   ├── ll.eco.cdb
│   ├── ll.fit.qmsg
│   ├── ll.hier_info
│   ├── ll.hif
│   ├── ll.map.cdb
│   ├── ll.map.hdb
│   ├── ll.map.logdb
│   ├── ll.map.qmsg
│   ├── ll.pre_map.cdb
│   ├── ll.pre_map.hdb
│   ├── ll.psp
│   ├── ll.pss
│   ├── ll.rtlv.hdb
│   ├── ll.rtlv_sg.cdb
│   ├── ll.rtlv_sg_swap.cdb
│   ├── ll.sgdiff.cdb
│   ├── ll.sgdiff.hdb
│   ├── ll.sld_design_entry_dsc.sci
│   ├── ll.sld_design_entry.sci
│   ├── ll.syn_hier_info
│   ├── ll.tan.qmsg
│   ├── ll.tis_db_list.ddb
│   ├── prev_cmp_ll.map.qmsg
│   └── prev_cmp_ll.qmsg
├── ll.asm.rpt
├── ll.bdf
├── ll.done
├── ll.fit.rpt
├── ll.fit.summary
├── ll.flow.rpt
├── ll.map.rpt
├── ll.map.summary
├── ll.mif
├── ll.pin
├── ll.pof
├── ll.qpf
├── ll.qsf
├── ll.qws
├── ll.sof
├── ll.tan.rpt
├── ll.tan.summary
├── lpm_rom0_bb.v
├── lpm_rom0.bsf
├── lpm_rom0.cmp
├── lpm_rom0.v
└── Verilog1.v

2 directories, 71 files