在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → 通用寄存器组设计(VHDL)

通用寄存器组设计(VHDL)

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:0.41M
  • 下载次数:3
  • 浏览次数:78
  • 发布时间:2021-11-03
  • 实例类别:一般编程问题
  • 发 布 人:js2021
  • 文件格式:.rar
  • 所需积分:2
 

实例介绍

【实例简介】
按照题目要求设计一个通用寄存器组的逻辑,决定外部的端口(名称、有效电平)和内部各元件的连接,画出系统框图和逻辑图,设计仿真数据,用VHDL编程和仿真。 1.16位寄存器 功能要求:同步并行置数,异步复位(清零),三态输出,片选信号,读/写控制。 2.地址译码器 功能要求:3-8译码器。
【实例截图】
【核心代码】
4744300845185302413.rar
└── 通用寄存器组
├── db
│   ├── General_Register_Group.(0).cnf.cdb
│   ├── General_Register_Group.(0).cnf.hdb
│   ├── General_Register_Group.(1).cnf.cdb
│   ├── General_Register_Group.(1).cnf.hdb
│   ├── General_Register_Group.(2).cnf.cdb
│   ├── General_Register_Group.(2).cnf.hdb
│   ├── General_Register_Group.asm.qmsg
│   ├── General_Register_Group.cbx.xml
│   ├── General_Register_Group.cmp0.ddb
│   ├── General_Register_Group.cmp.bpm
│   ├── General_Register_Group.cmp.cdb
│   ├── General_Register_Group.cmp.ecobp
│   ├── General_Register_Group.cmp.hdb
│   ├── General_Register_Group.cmp.kpt
│   ├── General_Register_Group.cmp.logdb
│   ├── General_Register_Group.cmp_merge.kpt
│   ├── General_Register_Group.cmp.rdb
│   ├── General_Register_Group.cmp.tdb
│   ├── General_Register_Group.db_info
│   ├── General_Register_Group.eco.cdb
│   ├── General_Register_Group.eds_overflow
│   ├── General_Register_Group.fit.qmsg
│   ├── General_Register_Group.hier_info
│   ├── General_Register_Group.hif
│   ├── General_Register_Group.map_bb.cdb
│   ├── General_Register_Group.map_bb.hdb
│   ├── General_Register_Group.map_bb.hdbx
│   ├── General_Register_Group.map_bb.logdb
│   ├── General_Register_Group.map.bpm
│   ├── General_Register_Group.map.cdb
│   ├── General_Register_Group.map.ecobp
│   ├── General_Register_Group.map.hdb
│   ├── General_Register_Group.map.kpt
│   ├── General_Register_Group.map.logdb
│   ├── General_Register_Group.map.qmsg
│   ├── General_Register_Group.pre_map.cdb
│   ├── General_Register_Group.pre_map.hdb
│   ├── General_Register_Group.psp
│   ├── General_Register_Group.rtlv.hdb
│   ├── General_Register_Group.rtlv_sg.cdb
│   ├── General_Register_Group.rtlv_sg_swap.cdb
│   ├── General_Register_Group.sgdiff.cdb
│   ├── General_Register_Group.sgdiff.hdb
│   ├── General_Register_Group.sim.cvwf
│   ├── General_Register_Group.sim.hdb
│   ├── General_Register_Group.sim.qmsg
│   ├── General_Register_Group.sim.rdb
│   ├── General_Register_Group.sld_design_entry_dsc.sci
│   ├── General_Register_Group.sld_design_entry.sci
│   ├── General_Register_Group.syn_hier_info
│   ├── General_Register_Group.tan.qmsg
│   ├── General_Register_Group.tis_db_list.ddb
│   ├── General_Register_Group.tmw_info
│   ├── prev_cmp_General_Register_Group.asm.qmsg
│   ├── prev_cmp_General_Register_Group.fit.qmsg
│   ├── prev_cmp_General_Register_Group.map.qmsg
│   ├── prev_cmp_General_Register_Group.qmsg
│   ├── prev_cmp_General_Register_Group.sim.qmsg
│   ├── prev_cmp_General_Register_Group.tan.qmsg
│   └── wed.wsf
├── Decoder_3_8.vhd
├── General_Register_Group.asm.rpt
├── General_Register_Group.done
├── General_Register_Group.fit.rpt
├── General_Register_Group.fit.smsg
├── General_Register_Group.fit.summary
├── General_Register_Group.flow.rpt
├── General_Register_Group.map.rpt
├── General_Register_Group.map.summary
├── General_Register_Group.pin
├── General_Register_Group.pof
├── General_Register_Group.qpf
├── General_Register_Group.qsf
├── General_Register_Group.qws
├── General_Register_Group.sim.cvwf
├── General_Register_Group.sim.rpt
├── General_Register_Group.sof
├── General_Register_Group.tan.rpt
├── General_Register_Group.tan.summary
├── General_Register_Group.vhd
├── General_Register_Group.vwf
├── incremental_db
│   ├── compiled_partitions
│   │   ├── General_Register_Group.root_partition.cmp.atm
│   │   ├── General_Register_Group.root_partition.cmp.dfp
│   │   ├── General_Register_Group.root_partition.cmp.hdbx
│   │   ├── General_Register_Group.root_partition.cmp.kpt
│   │   ├── General_Register_Group.root_partition.cmp.logdb
│   │   ├── General_Register_Group.root_partition.cmp.rcf
│   │   ├── General_Register_Group.root_partition.map.atm
│   │   ├── General_Register_Group.root_partition.map.dpi
│   │   ├── General_Register_Group.root_partition.map.hdbx
│   │   └── General_Register_Group.root_partition.map.kpt
│   └── README
└── Register_16.vhd

4 directories, 93 files

标签:

实例下载地址

通用寄存器组设计(VHDL)

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警