实例介绍
【实例简介】
本教程为 FPGA 部分教程，通过不断练习，掌握 FPGA 开发的基本流程，虽然没有讲解很
多大道理，但是熟能生巧，多多练习，逐渐掌握其中的奥秘
【实例截图】ZYNQ MPSoC 开发平台 FPGA 教程
【核心代码】
版权声明 序 目录 第一章 Ultrascale MPSoC介绍 1.1 PS和PL互联技术 1.2 ZYNQ芯片开发流程的简介 1.3 学习ZYNQ要具备哪些技能 第二章 开发板硬件介绍 2.1 ACU3EG核心板 2.2 扩展板 第三章 Verilog基础模块介绍 3.1 简介 3.2 数据类型 3.3 变量 3.4 运算符 3.5 组合逻辑 3.6 时序逻辑 3.7 总结 第四章 PL的"Hello World"LED实验 4.1 LED硬件介绍 4.2 创建Vivado工程 4.3 创建Verilog HDL文件点亮LED 4.4 添加管脚约束 4.5 添加时序约束 4.6 生成BIT文件 4.7 Vivado仿真 4.8 下载 4.9 在线调试 4.10 实验总结 第五章 Vivado下PLL实验 5.1 实验原理 5.2 创建Vivado工程 5.3 仿真 5.4 板上验证 第六章 FPGA片内RAM读写测试实验 6.1 实验原理 6.2 创建Vivado工程 6.3 RAM的端口定义和时序 6.4 测试程序编写 6.5 仿真 6.6 板上验证 第七章 FPGA片内ROM测试实验 7.1 实验原理 7.2 程序设计 7.3 ROM测试程序编写 7.4 仿真 7.5 板上验证 第八章 FPGA片内FIFO读写测试实验 8.1 实验原理 8.2 创建Vivado工程 8.3 FIFO测试程序编写 8.4 仿真 8.5 板上验证 第九章 Vivado下按键实验 9.1 按键硬件电路 9.2 程序设计 9.3 创建Vivado工程 9.4 板上验证 第十章 PWM呼吸灯实验 10.1 实验原理 10.2 实验设计 10.3 下载验证 第十一章 UART实验 11.1 程序设计 11.2 仿真 11.3 实验测试 第十二章 RS485实验 12.1 实验原理 12.2 程序设计 12.3 实验测试 第十三章 PL端DDR4读写测试实验 13.1 硬件介绍 13.2 Vivado工程建立 13.3 下载调试 13.4 实验总结 第十四章 HDMI输出实验 14.1 硬件介绍 14.2 程序设计 14.3 添加XDC约束文件 14.4 下载调试 14.5 实验总结 第十五章 HDMI字符显示实验 15.1 实验原理 15.2 程序设计 15.3 实验现象 第十六章 7寸液晶屏显示实验 16.1 硬件介绍 16.2 程序设计 16.3 实验现象 第十七章 AD7606多通道波形显示实验 17.1 实验原理 17.2 程序设计 17.3 实验现象 第十八章 AD9238双通道波形显示实验 18.1 硬件介绍 18.2 程序设计 18.3 实验现象 第十九章 ADDA测试实验 19.1 硬件介绍 19.2 程序设计 19.3 实验现象 第二十章 AD9767双通道正弦波产生实验 20.1 硬件介绍 20.2 程序设计 20.3 实验现象
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论