在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → 用Verilog(FPGA)实现USB源代码

用Verilog(FPGA)实现USB源代码

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:0.63M
  • 下载次数:8
  • 浏览次数:64
  • 发布时间:2021-11-02
  • 实例类别:一般编程问题
  • 发 布 人:js2021
  • 文件格式:.rar
  • 所需积分:2
 

实例介绍

【实例简介】
基于同步的用verilog语言实现对slave fifo的读写,在软件上仿真成功。
【实例截图】
【核心代码】
4744302543328325614.rar
└── 同步FIFOIN测试通过
├── README.txt
├── 同步AUTOIN测试说明.pdf
├── 同步自动输入CPLD
│   ├── db
│   │   ├── fifo_cntl.(0).cnf.cdb
│   │   ├── fifo_cntl.(0).cnf.hdb
│   │   ├── fifo_cntl.cbx.xml
│   │   ├── fifo_cntl.cmp.rdb
│   │   ├── fifo_cntl.db_info
│   │   ├── fifo_cntl.eco.cdb
│   │   ├── fifo_cntl.hier_info
│   │   ├── fifo_cntl.hif
│   │   ├── fifo_cntl.map.hdb
│   │   ├── fifo_cntl.map.qmsg
│   │   ├── fifo_cntl.pre_map.cdb
│   │   ├── fifo_cntl.pre_map.hdb
│   │   ├── fifo_cntl.rtlv.hdb
│   │   ├── fifo_cntl.rtlv_sg.cdb
│   │   ├── fifo_cntl.rtlv_sg_swap.cdb
│   │   ├── fifo_cntl.sim_ori.vwf
│   │   ├── fifo_cntl.sld_design_entry_dsc.sci
│   │   ├── fifo_cntl.sld_design_entry.sci
│   │   ├── fifo_cntl.tis_db_list.ddb
│   │   ├── prev_cmp_fifo_cntl.asm.qmsg
│   │   ├── prev_cmp_fifo_cntl.fit.qmsg
│   │   ├── prev_cmp_fifo_cntl.map.qmsg
│   │   ├── prev_cmp_fifo_cntl.qmsg
│   │   ├── prev_cmp_fifo_cntl.sim.qmsg
│   │   ├── prev_cmp_fifo_cntl.tan.qmsg
│   │   └── wed.wsf
│   ├── fifo_cntl.asm.rpt
│   ├── fifo_cntl_assignment_defaults.qdf
│   ├── fifo_cntl.cdf
│   ├── fifo_cntl.done
│   ├── fifo_cntl.dpf
│   ├── fifo_cntl.fit.rpt
│   ├── fifo_cntl.fit.smsg
│   ├── fifo_cntl.fit.summary
│   ├── fifo_cntl.flow.rpt
│   ├── fifo_cntl.map.rpt
│   ├── fifo_cntl.map.smsg
│   ├── fifo_cntl.map.summary
│   ├── fifo_cntl.pin
│   ├── fifo_cntl.pof
│   ├── fifo_cntl.qpf
│   ├── fifo_cntl.qsf
│   ├── fifo_cntl.qws
│   ├── fifo_cntl.sim.rpt
│   ├── fifo_cntl.tan.rpt
│   ├── fifo_cntl.tan.summary
│   ├── fifo_cntl.v
│   └── fifo_cntl.vwf
├── 同步自动输入固件
│   ├── build.bat
│   ├── dscr.a51
│   ├── DSCR.LST
│   ├── DSCR.OBJ
│   ├── Ezusb.lib
│   ├── fw.c
│   ├── FW.LST
│   ├── FW.OBJ
│   ├── readme.txt
│   ├── tcxmaster
│   ├── tcxmaster.c
│   ├── tcxmaster.hex
│   ├── tcxmaster.iic
│   ├── tcxmaster.lnp
│   ├── tcxmaster.LST
│   ├── tcxmaster.M51
│   ├── tcxmaster.OBJ
│   ├── tcxmaster.Opt
│   ├── tcxmaster.plg
│   ├── tcxmaster.Uv2
│   ├── USBJmpTb.a51
│   ├── USBJmpTb._ia
│   ├── USBJmpTb.LST
│   └── USBJmpTb.OBJ
└── 同步自动输入固件.rar

4 directories, 75 files

标签:

实例下载地址

用Verilog(FPGA)实现USB源代码

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警