在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → Verilog Ieee 1588

Verilog Ieee 1588

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:5.70M
  • 下载次数:26
  • 浏览次数:636
  • 发布时间:2021-02-19
  • 实例类别:一般编程问题
  • 发 布 人:好学IT男
  • 文件格式:.zip
  • 所需积分:2
 

实例介绍

【实例简介】
基于FPGA实现ieee1588同步技术
【实例截图】
【核心代码】
21188ac0-b3f4-4c37-86bd-0372caed518b
└── trunk
├── doc
│   ├── ARCHITECTURE.ppt
│   ├── DESCRIPTION.txt
│   ├── ptpv1.pcap
│   ├── ptpv2.pcap
│   ├── RTC MEMORY MAP.csv
│   ├── tool
│   │   └── ptpv2_timing_analyzer
│   │   ├── Calnex_-_IEEE_1588v2_PTP.pdf
│   │   ├── ptpdv2_long.pcap
│   │   ├── ptpv2_parsed.csv
│   │   ├── ptpv2_plotted.jpg
│   │   ├── ptpv2_timing_analyzer.sce
│   │   └── readme.txt
│   └── TSU MEMORY MAP.csv
├── par
│   ├── altera
│   │   ├── cleanup.bat
│   │   ├── cleanup.sh
│   │   ├── db
│   │   │   ├── ha1588.db_info
│   │   │   ├── ha1588.eco.cdb
│   │   │   ├── ha1588.sld_design_entry.sci
│   │   │   └── ha1588.tmw_info
│   │   ├── ha1588.qpf
│   │   ├── ha1588.qsf
│   │   ├── ha1588.qws
│   │   ├── ha1588.sdc
│   │   └── ip
│   │   ├── dcfifo_128b_16.v
│   │   └── define.h
│   └── xilinx
│   ├── cleanup.bat
│   ├── cleanup.sh
│   ├── ha1588.ppr
│   ├── ha1588.tcl
│   ├── ha1588.ucf
│   └── ip
│   ├── cleanup.bat
│   ├── cleanup.sh
│   ├── coregen.cgc
│   ├── coregen.cgp
│   ├── dcfifo_128b_16.ngc
│   ├── dcfifo_128b_16.v
│   ├── dcfifo_128b_16.xco
│   └── define.h
├── rtl
│   ├── bus
│   │   ├── qsys
│   │   │   ├── ha1588_avl.v
│   │   │   └── ha1588_hw.tcl
│   │   ├── wishbone
│   │   │   ├── ha1588_wb.v
│   │   │   └── wb_slv_wrapper.v
│   │   └── xps
│   │   └── pcores
│   │   └── ha1588_axi_v1_00_a
│   │   ├── data
│   │   │   ├── ha1588_axi_v2_1_0.bbd
│   │   │   ├── ha1588_axi_v2_1_0.mpd
│   │   │   └── ha1588_axi_v2_1_0.pao
│   │   └── hdl
│   │   └── verilog
│   │   └── ha1588_axi.v
│   ├── reg
│   │   └── reg.v
│   ├── rtc
│   │   └── rtc.v
│   ├── top
│   │   └── ha1588.v
│   └── tsu
│   ├── ptp_parser.v
│   ├── ptp_queue.v
│   └── tsu.v
└── sim
├── rtc
│   ├── cleanup.bat
│   ├── cleanup.sh
│   ├── rtc_timer_tb.v
│   ├── sim.bat
│   ├── sim.do
│   ├── sim.sh
│   └── wave.do
├── top
│   ├── altera_mf.v
│   ├── cleanup.bat
│   ├── cleanup.sh
│   ├── ha1588_tb.v
│   ├── nic_drv_bfm
│   │   ├── gmii_rx_bfm.v
│   │   ├── gmii_tx_bfm.v
│   │   ├── ptpdv2_rx.pcap
│   │   └── ptpdv2_tx.pcap
│   ├── ptp_drv_bfm
│   │   ├── ptp_drv_bfm.c
│   │   └── ptp_drv_bfm.v
│   ├── sim_lin.do
│   ├── sim_lin.sh
│   ├── sim_win.bat
│   ├── sim_win.do
│   └── wave.do
└── tsu
├── altera_mf.v
├── cleanup.bat
├── cleanup.sh
├── gmii_rx_bfm.v
├── gmii_tx_bfm.v
├── ptpdv2_rx.pcap
├── ptpdv2_rx.txt
├── ptpdv2_tx.pcap
├── ptpdv2_tx.txt
├── ReadMe.txt
├── sim.bat
├── sim.do
├── sim.sh
├── tsu_queue_tb.v
└── wave.do

30 directories, 88 files

标签:

实例下载地址

Verilog Ieee 1588

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警