vhdl转换成verilog语言

【实例简介】
包含一个vhdl与verilog语言的语法对比 以及代码的转换
【实例截图】
【核心代码】
f091f488-4f50-4d7c-86ec-5fdeeb6be16b
└── vhd2v
├── dspfilter_verilog
│   ├── filter_compile.do
│   ├── filter.fda
│   ├── filter_synplify.tcl
│   ├── filter.v
│   ├── tb_compile.do
│   ├── tb_sim.do
│   └── tb.v
├── filter_sim_perl
│   ├── bin
│   │   ├── realdate.com
│   │   ├── runsim.bat
│   │   └── runsim.pl
│   └── xlab
│   └── cvsdb
│   └── cvstest
│   ├── bin
│   │   ├── realdate.com
│   │   ├── runsim.bat
│   │   └── runsim.pl
│   ├── rtl
│   │   └── filter
│   │   └── filter.v
│   └── sim
│   └── filter
│   ├── all.do
│   ├── filter.vec
│   ├── log
│   │   ├── runsim.log
│   │   └── vsim.log
│   ├── modelsim.ini
│   ├── pat
│   │   └── test.pat
│   ├── scr
│   │   ├── sim.do
│   │   └── vlog.f
│   ├── tb
│   │   ├── tb.v
│   │   └── tb.v.bak
│   ├── wav
│   │   └── wave.do
│   ├── wlf
│   │   └── filter.wlf
│   └── work
│   ├── filter
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   ├── verilog.asm
│   │   └── verilog.rw
│   ├── _info
│   ├── tb
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   ├── verilog.asm
│   │   └── verilog.rw
│   └── _vmake
├── filter_verilog_code
│   ├── alt_dspbuilder_altimult.v
│   ├── alt_dspbuilder_around.v
│   ├── alt_dspbuilder_asat.v
│   ├── alt_dspbuilder_bext.v
│   ├── alt_dspbuilder_cast_gnpz5dmb2o.v
│   ├── alt_dspbuilder_cast_gntsfabaxp.v
│   ├── alt_dspbuilder_clock_gndzsp37o7.v
│   ├── alt_dspbuilder_clock.v
│   ├── alt_dspbuilder_constant_gnc5mqdfg5.v
│   ├── alt_dspbuilder_cst_mult.v
│   ├── alt_dspbuilder_delay_gn6tug4sgb.v
│   ├── alt_dspbuilder_delay.v
│   ├── alt_dspbuilder_incdecaltr.v
│   ├── alt_dspbuilder_inc_dec_gnpwmjhdv5.v
│   ├── alt_dspbuilder_inc_dec_gntbf75b2w.v
│   ├── alt_dspbuilder_inc_dec.v
│   ├── alt_dspbuilder_lut_gntiiih7vq.v
│   ├── alt_dspbuilder_lut_gnyukypori.v
│   ├── alt_dspbuilder_lut.v
│   ├── alt_dspbuilder_nbext.v
│   ├── alt_dspbuilder_parallel_adder_gnlxr3b6fk.v
│   ├── alt_dspbuilder_parallel_adder_gnyljakrcq.v
│   ├── alt_dspbuilder_port_gnaqs47zu2.v
│   ├── alt_dspbuilder_port_gnu63tju3o.v
│   ├── alt_dspbuilder_product_gnsq2so4qx.v
│   ├── alt_dspbuilder_product.v
│   ├── alt_dspbuilder_saddersub.v
│   ├── alt_dspbuilder_saltrbitpropagate.v
│   ├── alt_dspbuilder_saltrpropagate.v
│   ├── alt_dspbuilder_sbf.v
│   ├── alt_dspbuilder_sdelay.v
│   ├── alt_dspbuilder_sinitdelay.v
│   ├── alt_dspbuilder_testbench_capture_gn3hniav3z.v
│   ├── alt_dspbuilder_testbench_capture_gnsnc32juq.v
│   ├── alt_dspbuilder_testbench_clock_gngg2pbldu.v
│   ├── alt_dspbuilder_testbench_clock.v
│   ├── alt_dspbuilder_vecseq.v
│   ├── first_gn.v
│   ├── first.v
│   └── tb_first.v
├── filter_VHDL_code
│   ├── alt_dspbuilder_AltiMult.vhd
│   ├── alt_dspbuilder_AROUND.vhd
│   ├── alt_dspbuilder_ASAT.vhd
│   ├── alt_dspbuilder_BEXT.vhd
│   ├── alt_dspbuilder_cast_GNPZ5DMB2O.vhd
│   ├── alt_dspbuilder_cast_GNTSFABAXP.vhd
│   ├── alt_dspbuilder_clock_GNDZSP37O7.vhd
│   ├── alt_dspbuilder_clock.vhd
│   ├── alt_dspbuilder_constant_GNC5MQDFG5.vhd
│   ├── alt_dspbuilder_CST_MULT.vhd
│   ├── alt_dspbuilder_delay_GN6TUG4SGB.vhd
│   ├── alt_dspbuilder_delay.vhd
│   ├── alt_dspbuilder_IncDecAltr.vhd
│   ├── alt_dspbuilder_inc_dec_GNPWMJHDV5.vhd
│   ├── alt_dspbuilder_inc_dec_GNTBF75B2W.vhd
│   ├── alt_dspbuilder_inc_dec.vhd
│   ├── alt_dspbuilder_lut_GNTIIIH7VQ.vhd
│   ├── alt_dspbuilder_lut_GNYUKYPORI.vhd
│   ├── alt_dspbuilder_lut.vhd
│   ├── alt_dspbuilder_nBEXT.vhd
│   ├── alt_dspbuilder_parallel_adder_GNLXR3B6FK.vhd
│   ├── alt_dspbuilder_parallel_adder_GNYLJAKRCQ.vhd
│   ├── alt_dspbuilder_port_GNAQS47ZU2.vhd
│   ├── alt_dspbuilder_port_GNU63TJU3O.vhd
│   ├── alt_dspbuilder_product_GNSQ2SO4QX.vhd
│   ├── alt_dspbuilder_product.vhd
│   ├── alt_dspbuilder_SAdderSub.vhd
│   ├── alt_dspbuilder_sAltrBitPropagate.vhd
│   ├── alt_dspbuilder_sAltrPropagate.vhd
│   ├── alt_dspbuilder_SBF.vhd
│   ├── alt_dspbuilder_SDelay.vhd
│   ├── alt_dspbuilder_SInitDelay.vhd
│   ├── alt_dspbuilder_testbench_capture_GN3HNIAV3Z.vhd
│   ├── alt_dspbuilder_testbench_capture_GNSNC32JUQ.vhd
│   ├── alt_dspbuilder_testbench_clock_GNGG2PBLDU.vhd
│   ├── alt_dspbuilder_testbench_clock.vhd
│   ├── alt_dspbuilder_vecseq.vhd
│   ├── first_GN.vhd
│   ├── first.vhd
│   └── tb_first.vhd
└── vhd2v.doc

23 directories, 119 files