在FPGA中用verilog实现开方运算

【实例简介】
在FPGA中用verilog实现开方运算
【实例截图】
【核心代码】
16d53842-d541-489d-b49a-3c67da41b810
└── sqrt
├── 107215790SQRT
│   └── SQRT
│   ├── binbcd8.v
│   ├── clkdiv.v
│   ├── iseconfig
│   │   ├── SQRTpath.xreport
│   │   ├── SQRT.projectmgr
│   │   └── sqrt_top.xreport
│   ├── mux2g.v
│   ├── _ngo
│   │   └── netlist.lst
│   ├── pa.fromNetlist.tcl
│   ├── planAhead.ngc2edif.log
│   ├── planAhead_run_1
│   │   ├── planAhead.jou
│   │   ├── planAhead.log
│   │   ├── planAhead_run.log
│   │   ├── SQRT.data
│   │   │   ├── constrs_1
│   │   │   │   ├── designprops.xml
│   │   │   │   ├── fileset.xml
│   │   │   │   └── usercols.xml
│   │   │   ├── runs
│   │   │   │   ├── impl_1.psg
│   │   │   │   └── runs.xml
│   │   │   ├── sources_1
│   │   │   │   ├── chipscope.xml
│   │   │   │   ├── fileset.xml
│   │   │   │   └── ports.xml
│   │   │   └── wt
│   │   │   └── webtalk_pa.xml
│   │   └── SQRT.ppr
│   ├── regr2.v
│   ├── SQRTctrl.prj
│   ├── SQRTctrl.stx
│   ├── SQRTctrl.v
│   ├── SQRTctrl.xst
│   ├── SQRT.gise
│   ├── SQRTpath.prj
│   ├── SQRTpath.stx
│   ├── SQRTpath_summary.html
│   ├── SQRTpath.v
│   ├── SQRTpath.xst
│   ├── SQRT_summary.html
│   ├── sqrt_top.bgn
│   ├── sqrt_top.bit
│   ├── sqrt_top_bitgen.xwbt
│   ├── sqrt_top.bld
│   ├── sqrt_top.cmd_log
│   ├── sqrt_top.drc
│   ├── sqrt_top_envsettings.html
│   ├── sqrt_top_guide.ncd
│   ├── sqrt_top.lso
│   ├── sqrt_top_map.map
│   ├── sqrt_top_map.mrp
│   ├── sqrt_top_map.ncd
│   ├── sqrt_top_map.ngm
│   ├── sqrt_top_map.xrpt
│   ├── sqrt_top.ncd
│   ├── sqrt_top.ngc
│   ├── sqrt_top.ngd
│   ├── sqrt_top_ngdbuild.xrpt
│   ├── sqrt_top.ngr
│   ├── sqrt_top.pad
│   ├── sqrt_top_pad.csv
│   ├── sqrt_top_pad.txt
│   ├── sqrt_top.par
│   ├── sqrt_top_par.xrpt
│   ├── sqrt_top.pcf
│   ├── sqrt_top.prj
│   ├── sqrt_top.ptwx
│   ├── sqrt_top.stx
│   ├── sqrt_top_summary.html
│   ├── sqrt_top_summary.xml
│   ├── sqrt_top.syr
│   ├── sqrt_top.twr
│   ├── sqrt_top.twx
│   ├── sqrt_top.ucf
│   ├── sqrt_top.unroutes
│   ├── sqrt_top_usage.xml
│   ├── sqrt_top.ut
│   ├── sqrt_top.v
│   ├── sqrt_top.xpi
│   ├── sqrt_top.xst
│   ├── sqrt_top_xst.xrpt
│   ├── SQRT.v
│   ├── SQRT.xise
│   ├── usage_statistics_webtalk.html
│   ├── webtalk.log
│   ├── webtalk_pn.xml
│   ├── xlnx_auto_0_xdb
│   │   └── cst.xbcd
│   ├── _xmsgs
│   │   ├── bitgen.xmsgs
│   │   ├── map.xmsgs
│   │   ├── ngdbuild.xmsgs
│   │   ├── par.xmsgs
│   │   ├── pn_parser.xmsgs
│   │   ├── trce.xmsgs
│   │   └── xst.xmsgs
│   └── xst
│   └── work
│   ├── hdllib.ref
│   ├── vlg1E
│   │   └── regr2.bin
│   ├── vlg31
│   │   └── clkdiv.bin
│   ├── vlg4F
│   │   └── _s_q_r_tctrl.bin
│   ├── vlg50
│   │   └── sqrt__top.bin
│   ├── vlg53
│   │   └── _s_q_r_tpath.bin
│   ├── vlg57
│   │   └── mux2g.bin
│   ├── vlg5E
│   │   └── _s_q_r_t.bin
│   └── vlg6E
│   └── binbcd8.bin
├── 1512033sqrt32
│   └── sqrt32.v
├── sqrt.v
├── Verilog_NEXYS_Example24.pdf
└── 基于CORDIC_算法求解平方根的研究与FPGA实现.pdf

24 directories, 101 files