smic18mmrf

【实例简介】
SPDK18MMRF_1833_CDS
【实例截图】
【核心代码】
703c00f7-6fbc-4c71-8176-fead780a44d9
└── smic18mmrf_1P6M_200902271315
├── assura_smic18mmrf_tech
│   ├── drc
│   │   ├── SmicDRL4PM7P_asr018_mixlog_sali_p1mttx_1833.drc
│   │   ├── SmicDRL4PM7P_asr018_mixlog_sali_p1mtx_1833.drc
│   │   └── SmicDRL4PM7P_asr018_mixlog_sali_p1mtx_1833_drc.rsf
│   ├── lvs
│   │   ├── binding.rul
│   │   ├── compare.rul
│   │   ├── extract.rul
│   │   ├── smic18_lvs_include.rsf
│   │   ├── smic18_lvs.readme
│   │   ├── smic18_lvs.rsf
│   │   └── techRuleSets
│   ├── rcx
│   │   ├── mixed
│   │   │   ├── cap_coeff.dat
│   │   │   ├── caps2d
│   │   │   ├── capsw3d
│   │   │   ├── lvsfile
│   │   │   ├── p2lvsfile
│   │   │   ├── paxfile_coeff
│   │   │   ├── procfile
│   │   │   ├── RCXdspfINIT
│   │   │   ├── rcxfs.dat
│   │   │   ├── RCX_README
│   │   │   ├── RCXspiceINIT
│   │   │   ├── s2d.log
│   │   │   ├── sim_split_inf.2d
│   │   │   ├── sim_split_inf.sw3d
│   │   │   ├── sw3d.log
│   │   │   ├── tlp_max_error.inp
│   │   │   └── tlp_max_error.out
│   │   └── rf
│   │   ├── cap_coeff.dat
│   │   ├── caps2d
│   │   ├── capsw3d
│   │   ├── lvsfile
│   │   ├── lvsfile_old
│   │   ├── p2lvsfile
│   │   ├── paxfile_coeff
│   │   ├── procfile
│   │   ├── RCXdspfINIT
│   │   ├── rcxfs.dat
│   │   ├── RCX_README
│   │   ├── RCXspiceINIT
│   │   ├── s2d.log
│   │   ├── sim_split_inf.2d
│   │   ├── sim_split_inf.sw3d
│   │   ├── sw3d.log
│   │   ├── tlp_max_error.inp
│   │   └── tlp_max_error.out
│   ├── switches
│   │   ├── DRC_1P6M_MMRF
│   │   └── LVS_1P6M_MMRF
│   └── techRuleSets
├── assura_tech.lib
├── calibre
│   ├── pex
│   │   ├── calview.cellmap
│   │   ├── SmicSP10R_018_mix_p1mt6_tran_typ_1833.rc
│   │   ├── SmicSPM10RR12R_cal018_mixRF_sali_p1mtx_1833.lvs_XRC
│   │   └── SmicSPM10RR12R_cal018_mixRF_sali_p1mtx_1833.lvs_XRC~
│   ├── SmicDR7P7P_calDRC018_mixlog_sali_p1mtx_1833_v3.0
│   │   ├── SmicDR7P7P_cal018_mixlog_sali_p1mt3_1833.drc
│   │   ├── SmicDR7P7P_cal018_mixlog_sali_p1mt4_1833.drc
│   │   ├── SmicDR7P7P_cal018_mixlog_sali_p1mt5_1833.drc
│   │   ├── SmicDR7P7P_cal018_mixlog_sali_p1mt6_1833.drc
│   │   ├── SmicDR7P7P_cal018_mixlog_sali_p1mtt4_1833.drc
│   │   ├── SmicDR7P7P_cal018_mixlog_sali_p1mtt5_1833.drc
│   │   └── SmicDR7P7P_cal018_mixlog_sali_p1mtt6_1833.drc
│   ├── SmicSPM10RR13R_cal018_mixRF_sali_p1mtx_1833.lvs~
│   └── SmicSPM10RR13R_cal018_mixRF_sali_p1mtx_1833.lvs_V2.1
│   ├── empty_subckt.sp
│   ├── Release_Note
│   └── SmicSPM10RR13R_cal018_mixRF_sali_p1mtx_1833.lvs
├── calview1.cellmap
├── calview.cellmap
├── cds.lib
├── display.drf
├── docs
│   └── PDK_ReferenceManual_018MMRF_1833.pdf
├── example
│   ├── ade_wavescan.log
│   ├── assura_smic18mmrf_tech
│   │   ├── drc
│   │   │   ├── SmicDRL4PM7P_asr018_mixlog_sali_p1mttx_1833.drc
│   │   │   ├── SmicDRL4PM7P_asr018_mixlog_sali_p1mtx_1833.drc
│   │   │   └── SmicDRL4PM7P_asr018_mixlog_sali_p1mtx_1833_drc.rsf
│   │   ├── lvs
│   │   │   ├── binding.rul
│   │   │   ├── compare.rul
│   │   │   ├── extract.rul
│   │   │   ├── smic18_lvs_include.rsf
│   │   │   ├── smic18_lvs.readme
│   │   │   ├── smic18_lvs.rsf
│   │   │   └── techRuleSets
│   │   ├── rcx
│   │   │   ├── mixed
│   │   │   │   ├── cap_coeff.dat
│   │   │   │   ├── caps2d
│   │   │   │   ├── capsw3d
│   │   │   │   ├── lvsfile
│   │   │   │   ├── p2lvsfile
│   │   │   │   ├── paxfile_coeff
│   │   │   │   ├── procfile
│   │   │   │   ├── RCXdspfINIT
│   │   │   │   ├── rcxfs.dat
│   │   │   │   ├── RCX_README
│   │   │   │   ├── RCXspiceINIT
│   │   │   │   ├── s2d.log
│   │   │   │   ├── sim_split_inf.2d
│   │   │   │   ├── sim_split_inf.sw3d
│   │   │   │   ├── sw3d.log
│   │   │   │   ├── tlp_max_error.inp
│   │   │   │   └── tlp_max_error.out
│   │   │   └── rf
│   │   │   ├── cap_coeff.dat
│   │   │   ├── caps2d
│   │   │   ├── capsw3d
│   │   │   ├── lvsfile
│   │   │   ├── lvsfile_old
│   │   │   ├── p2lvsfile
│   │   │   ├── paxfile_coeff
│   │   │   ├── procfile
│   │   │   ├── RCXdspfINIT
│   │   │   ├── rcxfs.dat
│   │   │   ├── RCX_README
│   │   │   ├── RCXspiceINIT
│   │   │   ├── s2d.log
│   │   │   ├── sim_split_inf.2d
│   │   │   ├── sim_split_inf.sw3d
│   │   │   ├── sw3d.log
│   │   │   ├── tlp_max_error.inp
│   │   │   └── tlp_max_error.out
│   │   ├── switches
│   │   │   ├── DRC_1P6M_MMRF
│   │   │   └── LVS_1P6M_MMRF
│   │   └── techRuleSets
│   ├── assura_tech.lib
│   ├── cds.lib
│   ├── doc
│   │   └── VCO_core_example.pdf
│   ├── libManager.log
│   ├── libManager.log.1
│   ├── models
│   │   ├── hspice
│   │   │   ├── MS018_layer.map
│   │   │   ├── ms018_rf_interconnect_struct_1.txt
│   │   │   ├── ms018_rf_interconnect_struct_2.txt
│   │   │   ├── ms018_rf_v1p9_3T_diff_ind.ckt
│   │   │   ├── ms018_rf_v1p9_diff_ind.ckt
│   │   │   ├── ms018_rf_v1p9.lib
│   │   │   ├── ms018_rf_v1p9_m6_res.mdl
│   │   │   ├── ms018_rf_v1p9_mim.ckt
│   │   │   ├── ms018_rf_v1p9_mos.ckt
│   │   │   ├── ms018_rf_v1p9_readme.txt
│   │   │   ├── ms018_rf_v1p9_res.ckt
│   │   │   ├── ms018_rf_v1p9_spri_ind.ckt
│   │   │   ├── ms018_rf_v1p9_var.ckt
│   │   │   ├── ms018_v1p9_bjt.mdl
│   │   │   ├── ms018_v1p9_interconnect_struct_1.txt
│   │   │   ├── ms018_v1p9_interconnect_struct_2.txt
│   │   │   ├── ms018_v1p9.lib
│   │   │   ├── ms018_v1p9.mdl
│   │   │   ├── ms018_v1p9_mim.mdl
│   │   │   ├── ms018_v1p9_readme.txt
│   │   │   ├── ms018_v1p9_res.ckt
│   │   │   └── ms018_v1p9_res.mdl
│   │   └── spectre
│   │   ├── MS018_layer.map
│   │   ├── ms018_rf_interconnect_struct_1.txt
│   │   ├── ms018_rf_interconnect_struct_2.txt
│   │   ├── ms018_rf_v1p9_3T_diff_ind_spe.ckt
│   │   ├── ms018_rf_v1p9_diff_ind_spe.ckt
│   │   ├── ms018_rf_v1p9_m6_res_spe.mdl
│   │   ├── ms018_rf_v1p9_mim_spe.ckt
│   │   ├── ms018_rf_v1p9_mos_spe.ckt
│   │   ├── ms018_rf_v1p9_readme_spe.txt
│   │   ├── ms018_rf_v1p9_res_spe.ckt
│   │   ├── ms018_rf_v1p9_spe.lib
│   │   ├── ms018_rf_v1p9_spri_ind_spe.ckt
│   │   ├── ms018_rf_v1p9_var_spe.ckt
│   │   ├── ms018_v1p9_bjt_spe.mdl
│   │   ├── ms018_v1p9_interconnect_struct_1.txt
│   │   ├── ms018_v1p9_interconnect_struct_2.txt
│   │   ├── ms018_v1p9_mim_spe.mdl
│   │   ├── ms018_v1p9_readme_spe.txt
│   │   ├── ms018_v1p9_res_spe.ckt
│   │   ├── ms018_v1p9_res_spe.mdl
│   │   ├── ms018_v1p9_spe.lib
│   │   ├── ms018_v1p9_spe.mdl
│   │   ├── res_rf.va
│   │   └── res.va
│   ├── PIPO.LOG
│   ├── pipo_xout_info
│   ├── region.txt
│   ├── runlvs
│   │   ├── rcx.INDUCTANCE.nets
│   │   ├── rcx.vco_core_example.rsf
│   │   ├── vco_core_example
│   │   │   ├── alldev.boxl
│   │   │   ├── BOX
│   │   │   ├── BOXL
│   │   │   ├── BOX.nmap
│   │   │   ├── BOXr
│   │   │   ├── BOXSUB
│   │   │   ├── bwires.dev
│   │   │   ├── bwires.dev2
│   │   │   ├── bwires.mod
│   │   │   ├── bwires.res
│   │   │   ├── capfile
│   │   │   ├── capfile.cmodel.cap
│   │   │   ├── caps2dversion
│   │   │   ├── diff
│   │   │   ├── diff_cut
│   │   │   ├── diff.df2
│   │   │   ├── diff_in
│   │   │   ├── diff_out
│   │   │   ├── extview.tmp
│   │   │   ├── frequencyfile
│   │   │   ├── g_1_rfdev_mos
│   │   │   ├── g_2_rfdev_jv
│   │   │   ├── gate_layer
│   │   │   ├── global.net
│   │   │   ├── g_np_rmt1
│   │   │   ├── g_np_rmt2
│   │   │   ├── g_np_rpoly
│   │   │   ├── g_nwell
│   │   │   ├── g_p18rfgt_Device_1291
│   │   │   ├── g_rfdev_jv_2
│   │   │   ├── g_rfdev_mos_1
│   │   │   ├── g_rfmim_Device_1633
│   │   │   ├── h_NET
│   │   │   ├── horizontal.log
│   │   │   ├── jvarb18_Device_1543
│   │   │   ├── jvarb18_Device_1543_ntie_gdvia
│   │   │   ├── jvarb18_Device_1543_rfps_gdvia
│   │   │   ├── L1T0
│   │   │   ├── L2T0
│   │   │   ├── L3T0
│   │   │   ├── lvsmos.mod
│   │   │   ├── M1_text
│   │   │   ├── M1_text_nr_labs
│   │   │   ├── M2_text
│   │   │   ├── M2_text_nr_labs
│   │   │   ├── M5_IND
│   │   │   ├── M5_IND_M5_IND_mt5_butt_ovia
│   │   │   ├── M5_IND_mt5_butt
│   │   │   ├── M5_IND_mt5_ovia
│   │   │   ├── M6_IND
│   │   │   ├── M6_IND_M6_IND_mt6_butt_ovia
│   │   │   ├── M6_IND_mt6_butt
│   │   │   ├── M6_IND_mt6_ovia
│   │   │   ├── M6_text
│   │   │   ├── mapfile
│   │   │   ├── maxnetfile
│   │   │   ├── MIM
│   │   │   ├── more_license_file
│   │   │   ├── mpgat18_rec_MOS_684
│   │   │   ├── mpgat18_rec_MOS_684_mgvia
│   │   │   ├── mpgat18_rec_MOS_684.net
│   │   │   ├── mpgat18_rec_MOS_684.trans
│   │   │   ├── mpgat18_rec_MOS_684.trans.box
│   │   │   ├── mpgat18_rec_MOS_684.trans.boxl
│   │   │   ├── mpgat18_rec_MOS_684.transr
│   │   │   ├── mpgat18_rec_MOS_684.transr.box
│   │   │   ├── mt1
│   │   │   ├── mt1__c
│   │   │   ├── mt1__c_mt1_mt1__c_butt_ovia
│   │   │   ├── mt1_cut
│   │   │   ├── mt1__cut
│   │   │   ├── mt1.df2
│   │   │   ├── mt1_in
│   │   │   ├── mt1_mt1__c_butt
│   │   │   ├── mt1_mt1_mt1__c_butt_ovia
│   │   │   ├── mt1_new_cut
│   │   │   ├── mt1_out
│   │   │   ├── mt1.pl
│   │   │   ├── mt2
│   │   │   ├── mt2__c
│   │   │   ├── mt2__c_mt2_mt2__c_butt_ovia
│   │   │   ├── mt2_cut
│   │   │   ├── mt2__cut
│   │   │   ├── mt2.df2
│   │   │   ├── mt2_in
│   │   │   ├── mt2_mt2__c_butt
│   │   │   ├── mt2_mt2_mt2__c_butt_ovia
│   │   │   ├── mt2_new_cut
│   │   │   ├── mt2_out
│   │   │   ├── mt2.pl
│   │   │   ├── mt3
│   │   │   ├── mt3_cut
│   │   │   ├── mt3.pl
│   │   │   ├── mt4
│   │   │   ├── mt4_cut
│   │   │   ├── mt4.pl
│   │   │   ├── mt5
│   │   │   ├── mt5_cut
│   │   │   ├── mt5_M5_IND_mt5_butt_ovia
│   │   │   ├── mt5.pl
│   │   │   ├── mt6
│   │   │   ├── mt6_cut
│   │   │   ├── mt6_M6_IND_mt6_butt_ovia
│   │   │   ├── mt6.pl
│   │   │   ├── MV5
│   │   │   ├── mwires.dev
│   │   │   ├── mwires.dev2
│   │   │   ├── mwires.mod
│   │   │   ├── mwires.res
│   │   │   ├── ndcont
│   │   │   ├── ndcont_ntie_mt1
│   │   │   ├── ndcont_ntie_mt1__c
│   │   │   ├── NET
│   │   │   ├── NETMAP
│   │   │   ├── NETMAP.box
│   │   │   ├── nmapdev.boxl
│   │   │   ├── npcont
│   │   │   ├── npcont_poly__c_mt1
│   │   │   ├── npcont_poly__c_mt1__c
│   │   │   ├── npcont_poly_mt1
│   │   │   ├── npcont_poly_mt1__c
│   │   │   ├── np_rM5_IND
│   │   │   ├── np_rM5_IND.conn
│   │   │   ├── np_rM5_IND_mt5_butt
│   │   │   ├── np_rM5_IND_mt5_butt.conn
│   │   │   ├── np_rM6_IND
│   │   │   ├── np_rM6_IND.conn
│   │   │   ├── np_rM6_IND_mt6_butt
│   │   │   ├── np_rM6_IND_mt6_butt.conn
│   │   │   ├── np_rMIM
│   │   │   ├── np_rMIM.conn
│   │   │   ├── np_rmt1
│   │   │   ├── np_rmt1__c
│   │   │   ├── np_rmt1__c.conn
│   │   │   ├── np_rmt1_mt1__c_butt
│   │   │   ├── np_rmt1_mt1__c_butt.conn
│   │   │   ├── np_rmt1.res
│   │   │   ├── np_rmt1.res.ind
│   │   │   ├── np_rmt1.res.ind.new
│   │   │   ├── np_rmt2
│   │   │   ├── np_rmt2__c
│   │   │   ├── np_rmt2__c.conn
│   │   │   ├── np_rmt2_mt2__c_butt
│   │   │   ├── np_rmt2_mt2__c_butt.conn
│   │   │   ├── np_rmt2.res
│   │   │   ├── np_rmt2.res.ind
│   │   │   ├── np_rmt2.res.ind.new
│   │   │   ├── np_rmt3
│   │   │   ├── np_rmt3.res
│   │   │   ├── np_rmt3.res.ind
│   │   │   ├── np_rmt3.res.ind.tmp
│   │   │   ├── np_rmt4
│   │   │   ├── np_rmt4.res
│   │   │   ├── np_rmt4.res.ind
│   │   │   ├── np_rmt4.res.ind.tmp
│   │   │   ├── np_rmt5
│   │   │   ├── np_rmt5.res
│   │   │   ├── np_rmt5.res.ind
│   │   │   ├── np_rmt5.res.ind.tmp
│   │   │   ├── np_rmt6
│   │   │   ├── np_rmt6.res
│   │   │   ├── np_rmt6.res.ind
│   │   │   ├── np_rmt6.res.ind.tmp
│   │   │   ├── np_rnpcont_poly_mt1
│   │   │   ├── np_rntie
│   │   │   ├── np_rntie.conn
│   │   │   ├── np_rnwell
│   │   │   ├── np_rnwell.conn
│   │   │   ├── np_rpoly
│   │   │   ├── np_rpoly__c
│   │   │   ├── np_rpoly__c.conn
│   │   │   ├── np_rpoly_poly__c_butt
│   │   │   ├── np_rpoly_poly__c_butt.conn
│   │   │   ├── np_rpoly.res
│   │   │   ├── np_rpoly.res.ind
│   │   │   ├── np_rpoly.res.ind.new
│   │   │   ├── np_rpsd
│   │   │   ├── np_rpsd.conn
│   │   │   ├── np_rpsub
│   │   │   ├── np_rpsub.conn
│   │   │   ├── np_rrfpd
│   │   │   ├── np_rrfpd.conn
│   │   │   ├── np_rrfps
│   │   │   ├── np_rrfps.conn
│   │   │   ├── np_rV1_mt1_mt2
│   │   │   ├── np_rV2_mt2_mt3
│   │   │   ├── np_rV3
│   │   │   ├── np_rV4
│   │   │   ├── np_rVI5_mt5_mt6
│   │   │   ├── ntie
│   │   │   ├── nwell
│   │   │   ├── nwell_ntie_ovia
│   │   │   ├── outfile.H.sort
│   │   │   ├── outfile.V.sort
│   │   │   ├── p18rfgt_Device_1291
│   │   │   ├── p18rfgt_Device_1291_nwell_gdvia
│   │   │   ├── p18rfgt_Device_1291_poly_gdvia
│   │   │   ├── p18rfgt_Device_1291_rfpd_gdvia
│   │   │   ├── p18rfgt_Device_1291_rfps_gdvia
│   │   │   ├── pdcont
│   │   │   ├── pdcont_psd_mt1
│   │   │   ├── pdcont_psd_mt1__c
│   │   │   ├── pdcont_psd_rfpd
│   │   │   ├── pdcont_psd_rfps
│   │   │   ├── pdcont_rfpd_mt1
│   │   │   ├── pdcont_rfpd_mt1__c
│   │   │   ├── pdcont_rfps_mt1
│   │   │   ├── pdcont_rfps_mt1__c
│   │   │   ├── pdcont_rfps_rfpd
│   │   │   ├── PLnets.pick
│   │   │   ├── PLnets.pick.o
│   │   │   ├── poly
│   │   │   ├── poly__c
│   │   │   ├── poly__c_poly_poly__c_butt_ovia
│   │   │   ├── poly__cut
│   │   │   ├── poly_cut
│   │   │   ├── poly.df2
│   │   │   ├── poly_in
│   │   │   ├── poly_new_cut
│   │   │   ├── poly_out
│   │   │   ├── poly.pl
│   │   │   ├── poly_poly__c_butt
│   │   │   ├── poly_poly_poly__c_butt_ovia
│   │   │   ├── power_list
│   │   │   ├── power_list_nums
│   │   │   ├── p_rM5_IND
│   │   │   ├── p_rM5_IND_mt5_butt
│   │   │   ├── p_rM6_IND
│   │   │   ├── p_rM6_IND_mt6_butt
│   │   │   ├── p_rMIM
│   │   │   ├── p_rmt1
│   │   │   ├── p_rmt1__c
│   │   │   ├── p_rmt1_mt1__c_butt
│   │   │   ├── p_rmt2
│   │   │   ├── p_rmt2__c
│   │   │   ├── p_rmt2_mt2__c_butt
│   │   │   ├── p_rmt3
│   │   │   ├── p_rmt4
│   │   │   ├── p_rmt5
│   │   │   ├── p_rmt6
│   │   │   ├── p_rnpcont_poly_mt1
│   │   │   ├── p_rntie
│   │   │   ├── p_rnwell
│   │   │   ├── p_rpoly
│   │   │   ├── p_rpoly__c
│   │   │   ├── p_rpoly_poly__c_butt
│   │   │   ├── p_rpsd
│   │   │   ├── p_rpsub
│   │   │   ├── p_rrfpd
│   │   │   ├── p_rrfps
│   │   │   ├── p_rV1_mt1_mt2
│   │   │   ├── p_rV2_mt2_mt3
│   │   │   ├── p_rV3
│   │   │   ├── p_rV4
│   │   │   ├── p_rVI5_mt5_mt6
│   │   │   ├── psd
│   │   │   ├── psub
│   │   │   ├── psub.df2
│   │   │   ├── RCXdspfINIT
│   │   │   ├── rcx.sh
│   │   │   ├── RCXspiceINIT
│   │   │   ├── res.mod
│   │   │   ├── rfdev_jv
│   │   │   ├── rfdev_mos
│   │   │   ├── rfdev_mv
│   │   │   ├── rfmim_Device_1633
│   │   │   ├── rfmim_Device_1633_MIM_gdvia
│   │   │   ├── rfmim_Device_1633_mt5_gdvia
│   │   │   ├── rfpd
│   │   │   ├── rfps
│   │   │   ├── RLCTERMS
│   │   │   ├── rM5_IND_mt5_ovia
│   │   │   ├── rM6_IND_mt6_ovia
│   │   │   ├── rmt1_mt1_mt1__c_butt_ovia
│   │   │   ├── rmt2_mt2_mt2__c_butt_ovia
│   │   │   ├── rmt5_M5_IND_mt5_butt_ovia
│   │   │   ├── rmt6_M6_IND_mt6_butt_ovia
│   │   │   ├── rMV5
│   │   │   ├── rndcont_ntie_mt1
│   │   │   ├── rndcont_ntie_mt1.ext
│   │   │   ├── rnpcont_poly__c_mt1
│   │   │   ├── rnpcont_poly_mt1
│   │   │   ├── rnpcont_poly_mt1__c
│   │   │   ├── rnpcont_poly_mt1.ext
│   │   │   ├── Rnp_rmt1.dev
│   │   │   ├── Rnp_rmt1.dev2
│   │   │   ├── Rnp_rmt1.tbm
│   │   │   ├── Rnp_rmt2.dev
│   │   │   ├── Rnp_rmt2.dev2
│   │   │   ├── Rnp_rmt2.tbm
│   │   │   ├── Rnp_rmt3.dev
│   │   │   ├── Rnp_rmt3.dev2
│   │   │   ├── Rnp_rmt3.tbm
│   │   │   ├── Rnp_rmt4.dev
│   │   │   ├── Rnp_rmt4.dev2
│   │   │   ├── Rnp_rmt4.tbm
│   │   │   ├── Rnp_rmt5.dev
│   │   │   ├── Rnp_rmt5.dev2
│   │   │   ├── Rnp_rmt5.tbm
│   │   │   ├── Rnp_rmt6.dev
│   │   │   ├── Rnp_rmt6.dev2
│   │   │   ├── Rnp_rmt6.tbm
│   │   │   ├── Rnp_rpoly.dev
│   │   │   ├── Rnp_rpoly.dev2
│   │   │   ├── Rnp_rpoly.tbm
│   │   │   ├── rpdcont_psd_mt1
│   │   │   ├── rpdcont_psd_mt1.ext
│   │   │   ├── rpdcont_rfpd_mt1
│   │   │   ├── rpdcont_rfps_mt1
│   │   │   ├── rpoly_poly_poly__c_butt_ovia
│   │   │   ├── rV1_mt1__c_mt2
│   │   │   ├── rV1_mt1_mt2
│   │   │   ├── rV1_mt1_mt2__c
│   │   │   ├── rV1_mt1_mt2.ext
│   │   │   ├── rV2_mt2__c_mt3
│   │   │   ├── rV2_mt2__c_mt3.ext
│   │   │   ├── rV2_mt2_mt3
│   │   │   ├── rV2_mt2_mt3.ext
│   │   │   ├── rV3
│   │   │   ├── rV3.ext
│   │   │   ├── rV4
│   │   │   ├── rV4.ext
│   │   │   ├── rVI5_mt5_M5_IND
│   │   │   ├── rVI5_mt5_mt6
│   │   │   ├── rVI5_mt5_mt6.ext
│   │   │   ├── rVI5_mt6_M5_IND
│   │   │   ├── satfile
│   │   │   ├── _save_layers
│   │   │   ├── sip.cmd
│   │   │   ├── SPRI_IND_Device_1641
│   │   │   ├── SPRI_IND_Device_1641_M6_IND_gdvia
│   │   │   ├── state.final.mutual1
│   │   │   ├── state.final.mutual2
│   │   │   ├── state.final.mutual2.tmp
│   │   │   ├── state.final.trans
│   │   │   ├── sub
│   │   │   ├── sub_cut
│   │   │   ├── sub.df2
│   │   │   ├── sub_in
│   │   │   ├── sub_out
│   │   │   ├── topcellname.info
│   │   │   ├── V1
│   │   │   ├── V1_mt1__c_mt2
│   │   │   ├── V1_mt1__c_mt2__c
│   │   │   ├── V1_mt1_mt2
│   │   │   ├── V1_mt1_mt2__c
│   │   │   ├── V2
│   │   │   ├── V2_mt2__c_mt3
│   │   │   ├── V2_mt2_mt3
│   │   │   ├── V3
│   │   │   ├── V4
│   │   │   ├── vertical.log
│   │   │   ├── VI5
│   │   │   ├── VI5_mt5_M5_IND
│   │   │   ├── VI5_mt5_mt6
│   │   │   ├── VI5_mt6_M5_IND
│   │   │   └── xreduce.sr
│   │   ├── vco_core_example.alc
│   │   ├── vco_core_example.bbc
│   │   ├── vco_core_example.bcr
│   │   ├── vco_core_example.blc
│   │   ├── vco_core_example.cel
│   │   ├── vco_core_example.cls
│   │   ├── vco_core_example.cps
│   │   ├── vco_core_example.csm
│   │   ├── vco_core_example.dat
│   │   ├── vco_core_example.dnv
│   │   ├── vco_core_example.dvc
│   │   ├── vco_core_example.elf
│   │   ├── vco_core_example.env
│   │   ├── vco_core_example.erc
│   │   ├── vco_core_example.erd
│   │   ├── vco_core_example.err
│   │   ├── vco_core_example.erx
│   │   ├── vco_core_example.hdr
│   │   ├── vco_core_example.ilc
│   │   ├── vco_core_example.ldb
│   │   ├── vco_core_example.lnn
│   │   ├── vco_core_example.log
│   │   ├── vco_core_example.lvsdb
│   │   │   ├── extr
│   │   │   ├── index
│   │   │   └── status
│   │   ├── vco_core_example.lyr
│   │   ├── vco_core_example.map
│   │   ├── vco_core_example.msg
│   │   ├── vco_core_example.nht
│   │   ├── vco_core_example.nrc
│   │   ├── vco_core_example.rsf
│   │   ├── vco_core_example.scv
│   │   ├── vco_core_example.sdb
│   │   ├── vco_core_example.snn
│   │   ├── vco_core_example.spl
│   │   ├── vco_core_example.sum
│   │   ├── vco_core_example.svi
│   │   ├── vco_core_example.tmp
│   │   ├── vco_core_example.tre
│   │   ├── vco_core_example.vlr
│   │   ├── vco_core_example.wrn
│   │   ├── vco_core_example.xcn
│   │   └── vco_core_example.xrf
│   ├── stream
│   │   ├── strminMap
│   │   └── strmoutMap
│   └── VCO_example
│   ├── cdsinfo.tag
│   ├── prop.xx
│   ├── vco_core_example
│   │   ├── av_extracted
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── prop.xx
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   └── vco_tb
│   ├── config
│   │   ├── expand.cfg
│   │   ├── expand.cfg%
│   │   ├── master.tag
│   │   └── prop.cfg
│   ├── schematic
│   │   ├── master.tag
│   │   ├── pc.db
│   │   ├── prop.xx
│   │   └── sch.cdb
│   └── spectre_state1
│   ├── ADE_state.info
│   ├── analyses.state
│   ├── convergence.state
│   ├── environmentOptions.state
│   ├── graphicalStimuli.state
│   ├── master.tag
│   ├── outputs.state
│   ├── rfstim.state
│   ├── simulationFiles.state
│   ├── simulatorOptions.state
│   ├── spList.state
│   └── variables.state
├── icc.rules
├── models
│   ├── hspice
│   │   ├── MS018_layer.map
│   │   ├── ms018_rf_interconnect_struct_1.txt
│   │   ├── ms018_rf_interconnect_struct_2.txt
│   │   ├── ms018_rf_v1p9_3T_diff_ind.ckt
│   │   ├── ms018_rf_v1p9_diff_ind.ckt
│   │   ├── ms018_rf_v1p9.lib
│   │   ├── ms018_rf_v1p9_m6_res.mdl
│   │   ├── ms018_rf_v1p9_mim.ckt
│   │   ├── ms018_rf_v1p9_mos.ckt
│   │   ├── ms018_rf_v1p9_readme.txt
│   │   ├── ms018_rf_v1p9_res.ckt
│   │   ├── ms018_rf_v1p9_spri_ind.ckt
│   │   ├── ms018_rf_v1p9_var.ckt
│   │   ├── ms018_v1p9_bjt.mdl
│   │   ├── ms018_v1p9_interconnect_struct_1.txt
│   │   ├── ms018_v1p9_interconnect_struct_2.txt
│   │   ├── ms018_v1p9.lib
│   │   ├── ms018_v1p9.mdl
│   │   ├── ms018_v1p9_mim.mdl
│   │   ├── ms018_v1p9_readme.txt
│   │   ├── ms018_v1p9_res.ckt
│   │   └── ms018_v1p9_res.mdl
│   └── spectre
│   ├── MS018_layer.map
│   ├── ms018_rf_interconnect_struct_1.txt
│   ├── ms018_rf_interconnect_struct_2.txt
│   ├── ms018_rf_v1p9_3T_diff_ind_spe.ckt
│   ├── ms018_rf_v1p9_diff_ind_spe.ckt
│   ├── ms018_rf_v1p9_m6_res_spe.mdl
│   ├── ms018_rf_v1p9_mim_spe.ckt
│   ├── ms018_rf_v1p9_mos_spe.ckt
│   ├── ms018_rf_v1p9_readme_spe.txt
│   ├── ms018_rf_v1p9_res_spe.ckt
│   ├── ms018_rf_v1p9_spe.lib
│   ├── ms018_rf_v1p9_spri_ind_spe.ckt
│   ├── ms018_rf_v1p9_var_spe.ckt
│   ├── ms018_v1p9_bjt_spe.mdl
│   ├── ms018_v1p9_interconnect_struct_1.txt
│   ├── ms018_v1p9_interconnect_struct_2.txt
│   ├── ms018_v1p9_mim_spe.mdl
│   ├── ms018_v1p9_readme_spe.txt
│   ├── ms018_v1p9_res_spe.ckt
│   ├── ms018_v1p9_res_spe.mdl
│   ├── ms018_v1p9_spe.lib
│   ├── ms018_v1p9_spe.mdl
│   ├── res_rf.va
│   ├── res_rf.va.ahdlcmi
│   │   ├── absrint_hdl.c
│   │   ├── absrint_hdl_inst_static.h
│   │   ├── diffres_hdl.c
│   │   ├── diffres_hdl_inst_static.h
│   │   ├── polyres_hdl.c
│   │   ├── polyres_hdl_inst_static.h
│   │   ├── rint_hdl.c
│   │   └── rint_hdl_inst_static.h
│   ├── res.va
│   └── res.va.ahdlcmi
│   ├── absrint_hdl.c
│   ├── absrint_hdl_inst_static.h
│   ├── ahdlcmidevicelist
│   ├── ahdlcmi.out
│   ├── diffres_hdl.c
│   ├── diffres_hdl_inst_static.h
│   ├── GNUmakefile
│   ├── installdev.c
│   ├── obj
│   │   └── Linux2.6.32-431.el6.i686+gcc
│   │   └── optimize
│   │   ├── absrint_hdl.o
│   │   ├── diffres_hdl.o
│   │   ├── installdev.o
│   │   ├── polyres_hdl.o
│   │   └── rint_hdl.o
│   ├── polyres_hdl.c
│   ├── polyres_hdl_inst_static.h
│   ├── rint_hdl.c
│   └── rint_hdl_inst_static.h
├── PDK_ReleaseNote_RevisionHistory_018MMRF_1833.pdf
├── smic18mmrf
│   ├── bipolars.Cat
│   ├── capacitors.Cat
│   ├── cdsinfo.tag
│   ├── diff_ind_3t_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── diff_ind_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── diffusion.Cat
│   ├── diobpw
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── diodes.Cat
│   ├── display.drf
│   ├── dnw18_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── dnw33_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── fixed_layouts.Cat
│   ├── gt_T
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── ind_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── inductors.Cat
│   ├── libInitCustomExit.il
│   ├── libInit.il
│   ├── loadCxt.ile
│   ├── M1_AA
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── M1_GT
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── M1_NW
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── M1_SN
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── M1_SP
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── M1_SUB
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── m1_T
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── M2_M1
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── m2_T
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── M3_M2
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── m3_T
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── M4_M3
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── m4_T
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── M5_M4
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── m5_T
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── M6_M5
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── m6_T
│   │   └── symbolic
│   │   ├── layout.cdb
│   │   ├── master.tag
│   │   └── pc.db
│   ├── metal.Cat
│   ├── metalStack
│   │   ├── cLayout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── dLayout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── mim
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── mim1_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── mim_ckt
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── mosfets.Cat
│   ├── n18
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── n18_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── n33
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── n33_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── ndio18
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── ndio33
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── nmvt18
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── nmvt33
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── nndio18
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── nndio33
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── nnt18
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── nnt33
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── npn18
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── npn18_W10L10
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── npn18_W2L2
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── npn18_W5L5
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── npn33
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── npn33_W10L10
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── npn33_W2L2
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── npn33_W5L5
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── nwdio
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── nwell.Cat
│   ├── p18
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── p18_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── p33
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── p33_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pdio18
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pdio33
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pdk.dat
│   ├── pdkUtils64bit.cxt
│   ├── pdkUtils.cxt
│   ├── pmvt18
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pnp18
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pnp18_W10L10
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── pnp18_W2L2
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── pnp18_W5L5
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── pnp33
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pnp33_W10L10
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── pnp33_W2L2
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── pnp33_W5L5
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── poly.Cat
│   ├── primitives.Cat
│   ├── primPvardio
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── primRes2
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── primRes2_ckt
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── primRes3
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── primRes3_ckt
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── prop.xx
│   ├── pvar18_ckt
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pvar18w10l1_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pvar18w10ld5_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pvar18w5l1_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pvar18w5ld5_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pvar33_ckt
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pvar33w10l1_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pvar33w10ld5_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pvardio18_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── pvardio33_ckt_rf
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── resistors.Cat
│   ├── resistors.Cat%
│   ├── rf_mosfets.Cat
│   ├── rfprimRes2
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── symbol
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── UltraSim
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rf_resistors.Cat
│   ├── rhrpo
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rhrpo_3t
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rhrpo_3t_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rhrpo_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rhrpo_ckt_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rm1
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rm2
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rm3
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rm4
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rm5
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rm6
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rm6_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rndif
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rndif_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rndifsab
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rndifsab_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rndifsab_ckt_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnpo
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnpo_3t
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnpo_3t_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnpo_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnposab
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnposab_3t
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnposab_3t_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnposab_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnposab_ckt_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnwaa
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnwaa_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnwsti
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rnwsti_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rpdif
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rpdif_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rpdifsab
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rpdifsab_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rpdifsab_ckt_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rppo
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rppo_3t
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rppo_3t_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rppo_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rpposab
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rpposab_3t
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rpposab_3t_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rpposab_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── rpposab_ckt_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │   ├── master.tag
│   │   ├── pc.db
│   │   └── symbol.cdb
│   ├── smic18mmrf64bit.cxt
│   ├── smic18mmrf.cxt
│   ├── smic18mmrf.TopCat
│   ├── smic18mmrf.TopCat%
│   ├── Symbolics.Cat
│   ├── techfile.cds
│   ├── techfile.tf
│   └── varactors.Cat
└── stream
├── strminMap
└── strmoutMap

965 directories, 3352 files