VHDL语言编写4位加法器

【实例简介】
VHDL设计的一个4位二进制加法器，实现两个4位二进制数相加
【实例截图】
【核心代码】
b58a1cb0-df39-4bf5-83ad-25b2f018a1ca
└── adder4
├── adder.asm.rpt
├── adder.done
├── adder.fit.eqn
├── adder.fit.rpt
├── adder.fit.summary
├── adder.flow.rpt
├── adder.map.eqn
├── adder.map.rpt
├── adder.map.summary
├── adder.pin
├── adder.pof
├── adder.qpf
├── adder.qsf
├── adder.qws
├── adder.sof
├── adder.tan.rpt
├── adder.tan.summary
├── adder.vhd
└── db
├── adder.(0).cnf.cdb
├── adder.(0).cnf.hdb
├── adder.asm_labs.ddb
├── adder.asm.qmsg
├── adder.cbx.xml
├── adder.cmp0.ddb
├── adder.cmp2.ddb
├── adder.cmp.cdb
├── adder.cmp.hdb
├── adder.cmp.logdb
├── adder.cmp.qrpt
├── adder.cmp.rdb
├── adder.cmp.tdb
├── adder.db_info
├── adder.dbp
├── adder.eco.cdb
├── adder.fit.qmsg
├── adder.hier_info
├── adder.hif
├── adder.map.cdb
├── adder.map.hdb
├── adder.map.logdb
├── adder.map.qmsg
├── adder.pre_map.cdb
├── adder.pre_map.hdb
├── adder.psp
├── adder.rtlv.hdb
├── adder.rtlv_sg.cdb
├── adder.rtlv_sg_swap.cdb
├── adder.sgdiff.cdb
├── adder.sgdiff.hdb
├── adder.signalprobe.cdb
├── adder.sld_design_entry_dsc.sci
├── adder.sld_design_entry.sci
├── adder.syn_hier_info
└── adder.tan.qmsg

2 directories, 54 files