在好例子网，分享、交流、成长！
您当前所在位置：首页 → Others 开发实例 → 一般编程问题 → Quartus EDA交通灯控制电路的设计实训报告与Verilog源码

Quartus EDA交通灯控制电路的设计实训报告与Verilog源码

一般编程问题

下载此实例
  • 开发语言：Others
  • 实例大小：4.48M
  • 下载次数：12
  • 浏览次数：210
  • 发布时间：2020-12-07
  • 实例类别：一般编程问题
  • 发 布 人：yzbz
  • 文件格式：.zip
  • 所需积分：2
 相关标签： verilog UART RTU EDA 交通灯
网友评论 举报投诉 收藏该页

实例介绍

【实例简介】
【实例截图】

【核心代码】

M20_VGA display

├── FPGA开发板系列教程之中级篇20：VGA显示.pdf
├── code
│   ├── clock_gen.v
│   ├── led_block.v
│   ├── vga_ctrl_module.v
│   ├── vga_module.v
│   ├── vga_top.v
│   └── vga_top.v.bak
├── modelsim
│   ├── VGA.cr.mti
│   ├── VGA.mpf
│   ├── modelsim.ini
│   ├── tb.do
│   ├── transcript
│   ├── vsim.wlf
│   ├── wave.do
│   └── work
│       ├── _info
│       ├── _temp
│       ├── _vmake
│       ├── vga_ctrl_module
│       │   ├── _primary.dat
│       │   ├── _primary.dbs
│       │   └── _primary.vhd
│       ├── vga_module
│       │   ├── _primary.dat
│       │   ├── _primary.dbs
│       │   ├── _primary.vhd
│       │   ├── verilog.asm
│       │   └── verilog.rw
│       ├── vga_rom
│       │   ├── _primary.dat
│       │   ├── _primary.dbs
│       │   └── _primary.vhd
│       └── vga_tb
│           ├── _primary.dat
│           ├── _primary.dbs
│           ├── _primary.vhd
│           ├── verilog.asm
│           └── verilog.rw
├── project
│   ├── db
│   │   ├── logic_util_heursitic.dat
│   │   ├── prev_cmp_vga_top.qmsg
│   │   ├── vga_top.(0).cnf.cdb
│   │   ├── vga_top.(0).cnf.hdb
│   │   ├── vga_top.(1).cnf.cdb
│   │   ├── vga_top.(1).cnf.hdb
│   │   ├── vga_top.(2).cnf.cdb
│   │   ├── vga_top.(2).cnf.hdb
│   │   ├── vga_top.(3).cnf.cdb
│   │   ├── vga_top.(3).cnf.hdb
│   │   ├── vga_top.(4).cnf.cdb
│   │   ├── vga_top.(4).cnf.hdb
│   │   ├── vga_top.asm.qmsg
│   │   ├── vga_top.asm_labs.ddb
│   │   ├── vga_top.cbx.xml
│   │   ├── vga_top.cmp.bpm
│   │   ├── vga_top.cmp.cdb
│   │   ├── vga_top.cmp.ecobp
│   │   ├── vga_top.cmp.hdb
│   │   ├── vga_top.cmp.logdb
│   │   ├── vga_top.cmp.rdb
│   │   ├── vga_top.cmp.tdb
│   │   ├── vga_top.cmp0.ddb
│   │   ├── vga_top.cmp2.ddb
│   │   ├── vga_top.cmp_bb.cdb
│   │   ├── vga_top.cmp_bb.hdb
│   │   ├── vga_top.cmp_bb.logdb
│   │   ├── vga_top.cmp_bb.rcf
│   │   ├── vga_top.db_info
│   │   ├── vga_top.dbp
│   │   ├── vga_top.eco.cdb
│   │   ├── vga_top.fit.qmsg
│   │   ├── vga_top.hier_info
│   │   ├── vga_top.hif
│   │   ├── vga_top.map.bpm
│   │   ├── vga_top.map.cdb
│   │   ├── vga_top.map.ecobp
│   │   ├── vga_top.map.hdb
│   │   ├── vga_top.map.logdb
│   │   ├── vga_top.map.qmsg
│   │   ├── vga_top.map_bb.cdb
│   │   ├── vga_top.map_bb.hdb
│   │   ├── vga_top.map_bb.logdb
│   │   ├── vga_top.merge_hb.atm
│   │   ├── vga_top.pre_map.cdb
│   │   ├── vga_top.pre_map.hdb
│   │   ├── vga_top.psp
│   │   ├── vga_top.pss
│   │   ├── vga_top.rtlv.hdb
│   │   ├── vga_top.rtlv_sg.cdb
│   │   ├── vga_top.rtlv_sg_swap.cdb
│   │   ├── vga_top.sgdiff.cdb
│   │   ├── vga_top.sgdiff.hdb
│   │   ├── vga_top.signalprobe.cdb
│   │   ├── vga_top.sld_design_entry.sci
│   │   ├── vga_top.sld_design_entry_dsc.sci
│   │   ├── vga_top.syn_hier_info
│   │   ├── vga_top.tan.qmsg
│   │   └── vga_top.tis_db_list.ddb
│   ├── incremental_db
│   │   ├── README
│   │   └── compiled_partitions
│   │       ├── vga_top.db_info
│   │       ├── vga_top.root_partition.cmp.cbp
│   │       ├── vga_top.root_partition.cmp.cdb
│   │       ├── vga_top.root_partition.cmp.dfp
│   │       ├── vga_top.root_partition.cmp.hdb
│   │       ├── vga_top.root_partition.cmp.kpt
│   │       ├── vga_top.root_partition.cmp.logdb
│   │       ├── vga_top.root_partition.cmp.rcfdb
│   │       ├── vga_top.root_partition.cmp.re.rcfdb
│   │       ├── vga_top.root_partition.hbdb.cdb
│   │       ├── vga_top.root_partition.map.cbp
│   │       ├── vga_top.root_partition.map.cdb
│   │       ├── vga_top.root_partition.map.dpi
│   │       ├── vga_top.root_partition.map.hdb
│   │       └── vga_top.root_partition.map.kpt
│   ├── vga_top.asm.rpt
│   ├── vga_top.done
│   ├── vga_top.fit.rpt
│   ├── vga_top.fit.smsg
│   ├── vga_top.fit.summary
│   ├── vga_top.flow.rpt
│   ├── vga_top.map.rpt
│   ├── vga_top.map.summary
│   ├── vga_top.pin
│   ├── vga_top.pof
│   ├── vga_top.qpf
│   ├── vga_top.qsf
│   ├── vga_top.qsf.bak
│   ├── vga_top.qws
│   ├── vga_top.sof
│   ├── vga_top.sta.rpt
│   ├── vga_top.sta.summary
│   ├── vga_top.tan.rpt
│   └── vga_top.tan.summary
├── testbench
│   └── vga_tb.v
└── 资料
    ├── FPGA的VGA显示程序_彩条_十字.doc
    ├── VGA显示的FPGA实现方法.pdf
    ├── VGA时序详解.pdf
    ├── VGA时序说明.pdf
    ├── VGA驱动与实现.pdf
    ├── verilog_vga显示囧字.txt
    ├── verilog的VGA显示控制.doc
    └── 基于CPLD的VGA视频显示系统的设计.doc

14 directories, 135 files


标签： verilog UART RTU EDA 交通灯

实例下载地址

Quartus EDA交通灯控制电路的设计实训报告与Verilog源码

不能下载？内容有错？ 点击这里报错 + 投诉 + 提问

好例子网口号：伸出你的我的手 — 分享！

相关软件

相关文章

网友评论

我要评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警