FPGA采集外部AD数据

【实例简介】
用FPGA采集外部AD转换芯片数据，实现外部模拟信号在通过FPGA采集后通过串口输出
【实例截图】
【核心代码】
spi_ad
└── spi_ad
├── am335_fpga_3
│   └── am335_fpga
│   ├── am335_fpga.asm.rpt
│   ├── am335_fpga.done
│   ├── am335_fpga.dpf
│   ├── am335_fpga.eda.rpt
│   ├── am335_fpga.fit.rpt
│   ├── am335_fpga.fit.summary
│   ├── am335_fpga.flow.rpt
│   ├── am335_fpga.map.rpt
│   ├── am335_fpga.map.smsg
│   ├── am335_fpga.map.summary
│   ├── am335_fpga.mif
│   ├── am335_fpga.pin
│   ├── am335_fpga.qpf
│   ├── am335_fpga.qsf
│   ├── am335_fpga.qws
│   ├── am335_fpga.sof
│   ├── am335_fpga.sta.rpt
│   ├── am335_fpga.sta.summary
│   ├── am335_fpga.tan.rpt
│   ├── am335_fpga.tan.summary
│   ├── am335_fpga_top.v
│   ├── am335_fpga_top.v.bak
│   ├── am335_fpga.v
│   ├── am335_fpga.v.bak
│   ├── am335_pin.tcl
│   ├── am335_pin.tcl.bak
│   ├── channel_1.v
│   ├── channel_1.v.bak
│   ├── channel_2.v
│   ├── channel_2.v.bak
│   ├── channel_3.v
│   ├── channel_3.v.bak
│   ├── db
│   │   ├── altsyncram_1ii2.tdf
│   │   ├── altsyncram_7ii2.tdf
│   │   ├── altsyncram_92l2.tdf
│   │   ├── am335_fpga.(0).cnf.cdb
│   │   ├── am335_fpga.(0).cnf.hdb
│   │   ├── am335_fpga.(10).cnf.cdb
│   │   ├── am335_fpga.(10).cnf.hdb
│   │   ├── am335_fpga.(11).cnf.cdb
│   │   ├── am335_fpga.(11).cnf.hdb
│   │   ├── am335_fpga.(12).cnf.cdb
│   │   ├── am335_fpga.(12).cnf.hdb
│   │   ├── am335_fpga.(13).cnf.cdb
│   │   ├── am335_fpga.(13).cnf.hdb
│   │   ├── am335_fpga.(14).cnf.cdb
│   │   ├── am335_fpga.(14).cnf.hdb
│   │   ├── am335_fpga.(1).cnf.cdb
│   │   ├── am335_fpga.(1).cnf.hdb
│   │   ├── am335_fpga.(2).cnf.cdb
│   │   ├── am335_fpga.(2).cnf.hdb
│   │   ├── am335_fpga.(3).cnf.cdb
│   │   ├── am335_fpga.(3).cnf.hdb
│   │   ├── am335_fpga.(4).cnf.cdb
│   │   ├── am335_fpga.(4).cnf.hdb
│   │   ├── am335_fpga.(5).cnf.cdb
│   │   ├── am335_fpga.(5).cnf.hdb
│   │   ├── am335_fpga.(6).cnf.cdb
│   │   ├── am335_fpga.(6).cnf.hdb
│   │   ├── am335_fpga.(7).cnf.cdb
│   │   ├── am335_fpga.(7).cnf.hdb
│   │   ├── am335_fpga.(8).cnf.cdb
│   │   ├── am335_fpga.(8).cnf.hdb
│   │   ├── am335_fpga.(9).cnf.cdb
│   │   ├── am335_fpga.(9).cnf.hdb
│   │   ├── am335_fpga.asm.qmsg
│   │   ├── am335_fpga.asm.rdb
│   │   ├── am335_fpga.cbx.xml
│   │   ├── am335_fpga.cmp2.ddb
│   │   ├── am335_fpga.cmp.cbp
│   │   ├── am335_fpga.cmp.ecobp
│   │   ├── am335_fpga.cmp.kpt
│   │   ├── am335_fpga.cmp_merge.kpt
│   │   ├── am335_fpga.cmp.rdb
│   │   ├── am335_fpga.cuda_io_sim_cache.31um_ff_1200mv_0c_fast.hsd
│   │   ├── am335_fpga.cuda_io_sim_cache.31um_ss_1200mv_85c_slow.hsd
│   │   ├── am335_fpga.db_info
│   │   ├── am335_fpga.eco.cdb
│   │   ├── am335_fpga.eda.qmsg
│   │   ├── am335_fpga.fit.qmsg
│   │   ├── am335_fpga.hier_info
│   │   ├── am335_fpga.hif
│   │   ├── am335_fpga.lpc.html
│   │   ├── am335_fpga.lpc.rdb
│   │   ├── am335_fpga.lpc.txt
│   │   ├── am335_fpga.map_bb.cdb
│   │   ├── am335_fpga.map_bb.hdb
│   │   ├── am335_fpga.map_bb.logdb
│   │   ├── am335_fpga.map.bpm
│   │   ├── am335_fpga.map.cdb
│   │   ├── am335_fpga.map.ecobp
│   │   ├── am335_fpga.map.hdb
│   │   ├── am335_fpga.map.kpt
│   │   ├── am335_fpga.map.logdb
│   │   ├── am335_fpga.map.qmsg
│   │   ├── am335_fpga.pre_map.cdb
│   │   ├── am335_fpga.pre_map.hdb
│   │   ├── am335_fpga.rpp.qmsg
│   │   ├── am335_fpga.rtlv.hdb
│   │   ├── am335_fpga.rtlv_sg.cdb
│   │   ├── am335_fpga.rtlv_sg_swap.cdb
│   │   ├── am335_fpga.sgate.rvd
│   │   ├── am335_fpga.sgate_sm.rvd
│   │   ├── am335_fpga.sgdiff.cdb
│   │   ├── am335_fpga.sgdiff.hdb
│   │   ├── am335_fpga.sld_design_entry_dsc.sci
│   │   ├── am335_fpga.sld_design_entry.sci
│   │   ├── am335_fpga.smart_action.txt
│   │   ├── am335_fpga.smp_dump.txt
│   │   ├── am335_fpga.sta.qmsg
│   │   ├── am335_fpga.sta.rdb
│   │   ├── am335_fpga.syn_hier_info
│   │   ├── am335_fpga.tan.qmsg
│   │   ├── am335_fpga.tiscmp.fast_1200mv_0c.ddb
│   │   ├── am335_fpga.tiscmp.fastest_slow_1200mv_0c.ddb
│   │   ├── am335_fpga.tiscmp.fastest_slow_1200mv_85c.ddb
│   │   ├── am335_fpga.tiscmp.slow_1200mv_0c.ddb
│   │   ├── am335_fpga.tiscmp.slow_1200mv_85c.ddb
│   │   ├── am335_fpga.tis_db_list.ddb
│   │   ├── am335_fpga.tmw_info
│   │   ├── logic_util_heursitic.dat
│   │   ├── prev_cmp_am335_fpga.asm.qmsg
│   │   ├── prev_cmp_am335_fpga.eda.qmsg
│   │   ├── prev_cmp_am335_fpga.fit.qmsg
│   │   ├── prev_cmp_am335_fpga.map.qmsg
│   │   ├── prev_cmp_am335_fpga.qmsg
│   │   ├── prev_cmp_am335_fpga.sta.qmsg
│   │   └── prev_cmp_am335_fpga.tan.qmsg
│   ├── dual_ram_bb.v
│   ├── dual_ram.bsf
│   ├── dual_ram.cmp
│   ├── dual_ram.inc
│   ├── dual_ram_inst.v
│   ├── dual_ram.qip
│   ├── dual_ram_syn.v
│   ├── dual_ram.v
│   ├── dual_ram_wave0.jpg
│   ├── dual_ram_waveforms.html
│   ├── edge_check.v
│   ├── FIFO_8X8.V
│   ├── incremental_db
│   │   ├── compiled_partitions
│   │   │   ├── am335_fpga.root_partition.cmp.cdb
│   │   │   ├── am335_fpga.root_partition.cmp.dfp
│   │   │   ├── am335_fpga.root_partition.cmp.hdb
│   │   │   ├── am335_fpga.root_partition.cmp.kpt
│   │   │   ├── am335_fpga.root_partition.cmp.logdb
│   │   │   ├── am335_fpga.root_partition.cmp.rcfdb
│   │   │   ├── am335_fpga.root_partition.cmp.re.rcfdb
│   │   │   ├── am335_fpga.root_partition.map.cdb
│   │   │   ├── am335_fpga.root_partition.map.dpi
│   │   │   ├── am335_fpga.root_partition.map.hdb
│   │   │   └── am335_fpga.root_partition.map.kpt
│   │   └── README
│   ├── my_uart_tx.v
│   ├── output_file.jic
│   ├── output_file.map
│   ├── simulation
│   │   └── modelsim
│   │   ├── am335_fpga_8_1200mv_0c_slow.vo
│   │   ├── am335_fpga_8_1200mv_0c_v_slow.sdo
│   │   ├── am335_fpga_8_1200mv_85c_slow.vo
│   │   ├── am335_fpga_8_1200mv_85c_v_slow.sdo
│   │   ├── am335_fpga_min_1200mv_0c_fast.vo
│   │   ├── am335_fpga_min_1200mv_0c_v_fast.sdo
│   │   ├── am335_fpga_modelsim.xrf
│   │   ├── am335_fpga.sft
│   │   ├── am335_fpga.vo
│   │   └── am335_fpga_v.sdo
│   ├── speed_select.v
│   └── uart_fifo_top.v
├── spi_adda
│   ├── db
│   │   ├── logic_util_heursitic.dat
│   │   ├── prev_cmp_spi_adda.asm.qmsg
│   │   ├── prev_cmp_spi_adda.eda.qmsg
│   │   ├── prev_cmp_spi_adda.fit.qmsg
│   │   ├── prev_cmp_spi_adda.map.qmsg
│   │   ├── prev_cmp_spi_adda.qmsg
│   │   ├── prev_cmp_spi_adda.sta.qmsg
│   │   ├── spi_adda.(0).cnf.cdb
│   │   ├── spi_adda.(0).cnf.hdb
│   │   ├── spi_adda.(1).cnf.cdb
│   │   ├── spi_adda.(1).cnf.hdb
│   │   ├── spi_adda.(2).cnf.cdb
│   │   ├── spi_adda.(2).cnf.hdb
│   │   ├── spi_adda.(3).cnf.cdb
│   │   ├── spi_adda.(3).cnf.hdb
│   │   ├── spi_adda.(4).cnf.cdb
│   │   ├── spi_adda.(4).cnf.hdb
│   │   ├── spi_adda.(5).cnf.cdb
│   │   ├── spi_adda.(5).cnf.hdb
│   │   ├── spi_adda.(6).cnf.cdb
│   │   ├── spi_adda.(6).cnf.hdb
│   │   ├── spi_adda.asm_labs.ddb
│   │   ├── spi_adda.asm.qmsg
│   │   ├── spi_adda.asm.rdb
│   │   ├── spi_adda.cbx.xml
│   │   ├── spi_adda.cmp.bpm
│   │   ├── spi_adda.cmp.cbp
│   │   ├── spi_adda.cmp.cdb
│   │   ├── spi_adda.cmp.ecobp
│   │   ├── spi_adda.cmp.hdb
│   │   ├── spi_adda.cmp.kpt
│   │   ├── spi_adda.cmp.logdb
│   │   ├── spi_adda.cmp_merge.kpt
│   │   ├── spi_adda.cmp.rdb
│   │   ├── spi_adda.cuda_io_sim_cache.31um_ff_1200mv_0c_fast.hsd
│   │   ├── spi_adda.cuda_io_sim_cache.31um_ss_1200mv_85c_slow.hsd
│   │   ├── spi_adda.db_info
│   │   ├── spi_adda.eco.cdb
│   │   ├── spi_adda.eda.qmsg
│   │   ├── spi_adda.fit.qmsg
│   │   ├── spi_adda.hier_info
│   │   ├── spi_adda.hif
│   │   ├── spi_adda.lpc.html
│   │   ├── spi_adda.lpc.rdb
│   │   ├── spi_adda.lpc.txt
│   │   ├── spi_adda.map_bb.cdb
│   │   ├── spi_adda.map_bb.hdb
│   │   ├── spi_adda.map_bb.logdb
│   │   ├── spi_adda.map.bpm
│   │   ├── spi_adda.map.cdb
│   │   ├── spi_adda.map.ecobp
│   │   ├── spi_adda.map.hdb
│   │   ├── spi_adda.map.kpt
│   │   ├── spi_adda.map.logdb
│   │   ├── spi_adda.map.qmsg
│   │   ├── spi_adda.pre_map.cdb
│   │   ├── spi_adda.pre_map.hdb
│   │   ├── spi_adda.rpp.qmsg
│   │   ├── spi_adda.rtlv.hdb
│   │   ├── spi_adda.rtlv_sg.cdb
│   │   ├── spi_adda.rtlv_sg_swap.cdb
│   │   ├── spi_adda.sgate.rvd
│   │   ├── spi_adda.sgate_sm.rvd
│   │   ├── spi_adda.sgdiff.cdb
│   │   ├── spi_adda.sgdiff.hdb
│   │   ├── spi_adda.sld_design_entry_dsc.sci
│   │   ├── spi_adda.sld_design_entry.sci
│   │   ├── spi_adda.smart_action.txt
│   │   ├── spi_adda.sta_cmp.8_slow_1200mv_85c.tdb
│   │   ├── spi_adda.sta.qmsg
│   │   ├── spi_adda.sta.rdb
│   │   ├── spi_adda.syn_hier_info
│   │   ├── spi_adda.tiscmp.fast_1200mv_0c.ddb
│   │   ├── spi_adda.tiscmp.fastest_slow_1200mv_0c.ddb
│   │   ├── spi_adda.tiscmp.fastest_slow_1200mv_85c.ddb
│   │   ├── spi_adda.tiscmp.slow_1200mv_0c.ddb
│   │   ├── spi_adda.tiscmp.slow_1200mv_85c.ddb
│   │   ├── spi_adda.tis_db_list.ddb
│   │   └── spi_adda.tmw_info
│   ├── edge_check.v
│   ├── FIFO_8X8.V
│   ├── incremental_db
│   │   ├── compiled_partitions
│   │   │   ├── spi_adda.root_partition.cmp.cdb
│   │   │   ├── spi_adda.root_partition.cmp.dfp
│   │   │   ├── spi_adda.root_partition.cmp.hdb
│   │   │   ├── spi_adda.root_partition.cmp.kpt
│   │   │   ├── spi_adda.root_partition.cmp.logdb
│   │   │   ├── spi_adda.root_partition.cmp.rcfdb
│   │   │   ├── spi_adda.root_partition.cmp.re.rcfdb
│   │   │   ├── spi_adda.root_partition.map.cdb
│   │   │   ├── spi_adda.root_partition.map.dpi
│   │   │   ├── spi_adda.root_partition.map.hdb
│   │   │   └── spi_adda.root_partition.map.kpt
│   │   └── README
│   ├── my_uart_tx.v
│   ├── simulation
│   │   └── modelsim
│   │   ├── modelsim.ini
│   │   ├── msim_transcript
│   │   ├── rtl_work
│   │   │   ├── _info
│   │   │   ├── spi_adda
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── spi_adda_vlg_tst
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   └── _vmake
│   │   ├── spi_adda_8_1200mv_0c_slow.vo
│   │   ├── spi_adda_8_1200mv_0c_v_slow.sdo
│   │   ├── spi_adda_8_1200mv_85c_slow.vo
│   │   ├── spi_adda_8_1200mv_85c_v_slow.sdo
│   │   ├── spi_adda_min_1200mv_0c_fast.vo
│   │   ├── spi_adda_min_1200mv_0c_v_fast.sdo
│   │   ├── spi_adda_modelsim.xrf
│   │   ├── spi_adda_run_msim_rtl_verilog.do
│   │   ├── spi_adda_run_msim_rtl_verilog.do.bak
│   │   ├── spi_adda_run_msim_rtl_verilog.do.bak1
│   │   ├── spi_adda_run_msim_rtl_verilog.do.bak10
│   │   ├── spi_adda_run_msim_rtl_verilog.do.bak2
│   │   ├── spi_adda_run_msim_rtl_verilog.do.bak3
│   │   ├── spi_adda_run_msim_rtl_verilog.do.bak4
│   │   ├── spi_adda_run_msim_rtl_verilog.do.bak5
│   │   ├── spi_adda_run_msim_rtl_verilog.do.bak6
│   │   ├── spi_adda_run_msim_rtl_verilog.do.bak7
│   │   ├── spi_adda_run_msim_rtl_verilog.do.bak8
│   │   ├── spi_adda_run_msim_rtl_verilog.do.bak9
│   │   ├── spi_adda.sft
│   │   ├── spi_adda.vo
│   │   ├── spi_adda_v.sdo
│   │   ├── spi_adda.vt
│   │   ├── spi_adda.vt.bak
│   │   └── vsim.wlf
│   ├── speed_select.v
│   ├── spi_adda
│   │   ├── db
│   │   │   ├── logic_util_heursitic.dat
│   │   │   ├── prev_cmp_spi_adda.asm.qmsg
│   │   │   ├── prev_cmp_spi_adda.eda.qmsg
│   │   │   ├── prev_cmp_spi_adda.fit.qmsg
│   │   │   ├── prev_cmp_spi_adda.map.qmsg
│   │   │   ├── prev_cmp_spi_adda.qmsg
│   │   │   ├── prev_cmp_spi_adda.sta.qmsg
│   │   │   ├── spi_adda.(0).cnf.cdb
│   │   │   ├── spi_adda.(0).cnf.hdb
│   │   │   ├── spi_adda.(1).cnf.cdb
│   │   │   ├── spi_adda.(1).cnf.hdb
│   │   │   ├── spi_adda.(2).cnf.cdb
│   │   │   ├── spi_adda.(2).cnf.hdb
│   │   │   ├── spi_adda.(3).cnf.cdb
│   │   │   ├── spi_adda.(3).cnf.hdb
│   │   │   ├── spi_adda.(4).cnf.cdb
│   │   │   ├── spi_adda.(4).cnf.hdb
│   │   │   ├── spi_adda.(5).cnf.cdb
│   │   │   ├── spi_adda.(5).cnf.hdb
│   │   │   ├── spi_adda.(6).cnf.cdb
│   │   │   ├── spi_adda.(6).cnf.hdb
│   │   │   ├── spi_adda.asm_labs.ddb
│   │   │   ├── spi_adda.asm.qmsg
│   │   │   ├── spi_adda.asm.rdb
│   │   │   ├── spi_adda.cbx.xml
│   │   │   ├── spi_adda.cmp.bpm
│   │   │   ├── spi_adda.cmp.cbp
│   │   │   ├── spi_adda.cmp.cdb
│   │   │   ├── spi_adda.cmp.ecobp
│   │   │   ├── spi_adda.cmp.hdb
│   │   │   ├── spi_adda.cmp.kpt
│   │   │   ├── spi_adda.cmp.logdb
│   │   │   ├── spi_adda.cmp_merge.kpt
│   │   │   ├── spi_adda.cmp.rdb
│   │   │   ├── spi_adda.cuda_io_sim_cache.31um_ff_1200mv_0c_fast.hsd
│   │   │   ├── spi_adda.cuda_io_sim_cache.31um_ss_1200mv_85c_slow.hsd
│   │   │   ├── spi_adda.db_info
│   │   │   ├── spi_adda.eco.cdb
│   │   │   ├── spi_adda.eda.qmsg
│   │   │   ├── spi_adda.fit.qmsg
│   │   │   ├── spi_adda.hier_info
│   │   │   ├── spi_adda.hif
│   │   │   ├── spi_adda.lpc.html
│   │   │   ├── spi_adda.lpc.rdb
│   │   │   ├── spi_adda.lpc.txt
│   │   │   ├── spi_adda.map_bb.cdb
│   │   │   ├── spi_adda.map_bb.hdb
│   │   │   ├── spi_adda.map_bb.logdb
│   │   │   ├── spi_adda.map.bpm
│   │   │   ├── spi_adda.map.cdb
│   │   │   ├── spi_adda.map.ecobp
│   │   │   ├── spi_adda.map.hdb
│   │   │   ├── spi_adda.map.kpt
│   │   │   ├── spi_adda.map.logdb
│   │   │   ├── spi_adda.map.qmsg
│   │   │   ├── spi_adda.pre_map.cdb
│   │   │   ├── spi_adda.pre_map.hdb
│   │   │   ├── spi_adda.rpp.qmsg
│   │   │   ├── spi_adda.rtlv.hdb
│   │   │   ├── spi_adda.rtlv_sg.cdb
│   │   │   ├── spi_adda.rtlv_sg_swap.cdb
│   │   │   ├── spi_adda.sgate.rvd
│   │   │   ├── spi_adda.sgate_sm.rvd
│   │   │   ├── spi_adda.sgdiff.cdb
│   │   │   ├── spi_adda.sgdiff.hdb
│   │   │   ├── spi_adda.sld_design_entry_dsc.sci
│   │   │   ├── spi_adda.sld_design_entry.sci
│   │   │   ├── spi_adda.smart_action.txt
│   │   │   ├── spi_adda.sta_cmp.8_slow_1200mv_85c.tdb
│   │   │   ├── spi_adda.sta.qmsg
│   │   │   ├── spi_adda.sta.rdb
│   │   │   ├── spi_adda.syn_hier_info
│   │   │   ├── spi_adda.tiscmp.fast_1200mv_0c.ddb
│   │   │   ├── spi_adda.tiscmp.fastest_slow_1200mv_0c.ddb
│   │   │   ├── spi_adda.tiscmp.fastest_slow_1200mv_85c.ddb
│   │   │   ├── spi_adda.tiscmp.slow_1200mv_0c.ddb
│   │   │   ├── spi_adda.tiscmp.slow_1200mv_85c.ddb
│   │   │   ├── spi_adda.tis_db_list.ddb
│   │   │   └── spi_adda.tmw_info
│   │   ├── edge_check.v
│   │   ├── FIFO_8X8.V
│   │   ├── incremental_db
│   │   │   ├── compiled_partitions
│   │   │   │   ├── spi_adda.root_partition.cmp.cdb
│   │   │   │   ├── spi_adda.root_partition.cmp.dfp
│   │   │   │   ├── spi_adda.root_partition.cmp.hdb
│   │   │   │   ├── spi_adda.root_partition.cmp.kpt
│   │   │   │   ├── spi_adda.root_partition.cmp.logdb
│   │   │   │   ├── spi_adda.root_partition.cmp.rcfdb
│   │   │   │   ├── spi_adda.root_partition.cmp.re.rcfdb
│   │   │   │   ├── spi_adda.root_partition.map.cdb
│   │   │   │   ├── spi_adda.root_partition.map.dpi
│   │   │   │   ├── spi_adda.root_partition.map.hdb
│   │   │   │   └── spi_adda.root_partition.map.kpt
│   │   │   └── README
│   │   ├── my_uart_tx.v
│   │   ├── simulation
│   │   │   └── modelsim
│   │   │   ├── modelsim.ini
│   │   │   ├── msim_transcript
│   │   │   ├── rtl_work
│   │   │   │   ├── _info
│   │   │   │   ├── spi_adda
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── spi_adda_vlg_tst
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── _vmake
│   │   │   ├── spi_adda_8_1200mv_0c_slow.vo
│   │   │   ├── spi_adda_8_1200mv_0c_v_slow.sdo
│   │   │   ├── spi_adda_8_1200mv_85c_slow.vo
│   │   │   ├── spi_adda_8_1200mv_85c_v_slow.sdo
│   │   │   ├── spi_adda_min_1200mv_0c_fast.vo
│   │   │   ├── spi_adda_min_1200mv_0c_v_fast.sdo
│   │   │   ├── spi_adda_modelsim.xrf
│   │   │   ├── spi_adda_run_msim_rtl_verilog.do
│   │   │   ├── spi_adda_run_msim_rtl_verilog.do.bak
│   │   │   ├── spi_adda_run_msim_rtl_verilog.do.bak1
│   │   │   ├── spi_adda_run_msim_rtl_verilog.do.bak10
│   │   │   ├── spi_adda_run_msim_rtl_verilog.do.bak2
│   │   │   ├── spi_adda_run_msim_rtl_verilog.do.bak3
│   │   │   ├── spi_adda_run_msim_rtl_verilog.do.bak4
│   │   │   ├── spi_adda_run_msim_rtl_verilog.do.bak5
│   │   │   ├── spi_adda_run_msim_rtl_verilog.do.bak6
│   │   │   ├── spi_adda_run_msim_rtl_verilog.do.bak7
│   │   │   ├── spi_adda_run_msim_rtl_verilog.do.bak8
│   │   │   ├── spi_adda_run_msim_rtl_verilog.do.bak9
│   │   │   ├── spi_adda.sft
│   │   │   ├── spi_adda.vo
│   │   │   ├── spi_adda_v.sdo
│   │   │   ├── spi_adda.vt
│   │   │   ├── spi_adda.vt.bak
│   │   │   └── vsim.wlf
│   │   ├── speed_select.v
│   │   ├── spi_adda.asm.rpt
│   │   ├── spi_adda.done
│   │   ├── spi_adda.dpf
│   │   ├── spi_adda.eda.rpt
│   │   ├── spi_adda.fit.rpt
│   │   ├── spi_adda.fit.summary
│   │   ├── spi_adda.flow.rpt
│   │   ├── spi_adda.map.rpt
│   │   ├── spi_adda.map.smsg
│   │   ├── spi_adda.map.summary
│   │   ├── spi_adda_nativelink_simulation.rpt
│   │   ├── spi_adda.pin
│   │   ├── spi_adda.qpf
│   │   ├── spi_adda.qsf
│   │   ├── spi_adda.qws
│   │   ├── spi_adda.sof
│   │   ├── spi_adda.sta.rpt
│   │   ├── spi_adda.sta.summary
│   │   ├── spi_adda_top.v
│   │   ├── spi_adda_top.v.bak
│   │   ├── spi_adda.v
│   │   ├── spi_adda.v.bak
│   │   ├── Tcl_script1.tcl
│   │   ├── Tcl_script1.tcl.bak
│   │   └── uart_fifo_top.v
│   ├── spi_adda.asm.rpt
│   ├── spi_adda.cdf
│   ├── spi_adda.done
│   ├── spi_adda.dpf
│   ├── spi_adda.eda.rpt
│   ├── spi_adda.fit.rpt
│   ├── spi_adda.fit.summary
│   ├── spi_adda.flow.rpt
│   ├── spi_adda.map.rpt
│   ├── spi_adda.map.smsg
│   ├── spi_adda.map.summary
│   ├── spi_adda_nativelink_simulation.rpt
│   ├── spi_adda.pin
│   ├── spi_adda.qpf
│   ├── spi_adda.qsf
│   ├── spi_adda.qws
│   ├── spi_adda.sof
│   ├── spi_adda.sta.rpt
│   ├── spi_adda.sta.summary
│   ├── spi_adda_top.v
│   ├── spi_adda_top.v.bak
│   ├── spi_adda.v
│   ├── spi_adda.v.bak
│   ├── Tcl_script1.tcl
│   ├── Tcl_script1.tcl.bak
│   └── uart_fifo_top.v
├── spi_adda_arm.rar
├── spi_adda.rar
└── spi_adda_top.v

26 directories, 489 files