FPGA串口8位转32位收发数据

【实例简介】
此为FPGA串口8转32位收发数据，笔者亲测可用，接收与发送数据都进行了32位的转化，希望可以帮助到有需要的朋友们
【实例截图】
【核心代码】
uart_test
└── uart_test
└── project_1
├── project_1.cache
│   ├── ip
│   │   └── 2017.3
│   │   ├── fe53fe9c794f1c94
│   │   │   ├── clk_wiz_0.dcp
│   │   │   ├── clk_wiz_0_sim_netlist.v
│   │   │   ├── clk_wiz_0_sim_netlist.vhdl
│   │   │   ├── clk_wiz_0_stub.v
│   │   │   ├── clk_wiz_0_stub.vhdl
│   │   │   └── fe53fe9c794f1c94.xci
│   │   └── fe53fe9c794f1c94.logs
│   │   └── runme.log
│   └── wt
│   ├── gui_handlers.wdf
│   ├── java_command_handlers.wdf
│   ├── project.wpc
│   ├── synthesis_details.wdf
│   ├── synthesis.wdf
│   └── webtalk_pa.xml
├── project_1.hw
│   ├── hw_1
│   │   └── hw.xml
│   └── project_1.lpr
├── project_1.ip_user_files
│   ├── ip
│   │   └── clk_wiz_0
│   │   ├── clk_wiz_0_stub.v
│   │   ├── clk_wiz_0_stub.vhdl
│   │   └── clk_wiz_0.veo
│   ├── ipstatic
│   │   ├── mmcm_pll_drp_func_7s_mmcm.vh
│   │   ├── mmcm_pll_drp_func_7s_pll.vh
│   │   ├── mmcm_pll_drp_func_us_mmcm.vh
│   │   ├── mmcm_pll_drp_func_us_pll.vh
│   │   ├── mmcm_pll_drp_func_us_plus_mmcm.vh
│   │   └── mmcm_pll_drp_func_us_plus_pll.vh
│   ├── README.txt
│   └── sim_scripts
│   └── clk_wiz_0
│   ├── activehdl
│   │   ├── clk_wiz_0.sh
│   │   ├── clk_wiz_0.udo
│   │   ├── compile.do
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── simulate.do
│   │   └── wave.do
│   ├── ies
│   │   ├── clk_wiz_0.sh
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   └── run.f
│   ├── modelsim
│   │   ├── clk_wiz_0.sh
│   │   ├── clk_wiz_0.udo
│   │   ├── compile.do
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── simulate.do
│   │   └── wave.do
│   ├── questa
│   │   ├── clk_wiz_0.sh
│   │   ├── clk_wiz_0.udo
│   │   ├── compile.do
│   │   ├── elaborate.do
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── simulate.do
│   │   └── wave.do
│   ├── README.txt
│   ├── riviera
│   │   ├── clk_wiz_0.sh
│   │   ├── clk_wiz_0.udo
│   │   ├── compile.do
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   ├── simulate.do
│   │   └── wave.do
│   ├── vcs
│   │   ├── clk_wiz_0.sh
│   │   ├── file_info.txt
│   │   ├── glbl.v
│   │   ├── README.txt
│   │   └── simulate.do
│   └── xsim
│   ├── clk_wiz_0.sh
│   ├── cmd.tcl
│   ├── elab.opt
│   ├── file_info.txt
│   ├── glbl.v
│   ├── README.txt
│   ├── vlog.prj
│   └── xsim.ini
├── project_1.runs
│   ├── clk_wiz_0_synth_1
│   │   ├── clk_wiz_0.dcp
│   │   ├── clk_wiz_0.tcl
│   │   ├── clk_wiz_0_utilization_synth.pb
│   │   ├── clk_wiz_0_utilization_synth.rpt
│   │   ├── clk_wiz_0.vds
│   │   ├── dont_touch.xdc
│   │   ├── gen_run.xml
│   │   ├── htr.txt
│   │   ├── ISEWrap.js
│   │   ├── ISEWrap.sh
│   │   ├── project.wdf
│   │   ├── rundef.js
│   │   ├── runme.bat
│   │   ├── runme.log
│   │   ├── runme.sh
│   │   ├── vivado.jou
│   │   └── vivado.pb
│   ├── impl_1
│   │   ├── gen_run.xml
│   │   ├── htr.txt
│   │   ├── init_design.pb
│   │   ├── ISEWrap.js
│   │   ├── ISEWrap.sh
│   │   ├── opt_design.pb
│   │   ├── place_design.pb
│   │   ├── project.wdf
│   │   ├── route_design.pb
│   │   ├── rundef.js
│   │   ├── runme.bat
│   │   ├── runme.log
│   │   ├── runme.sh
│   │   ├── UART_Test_15064.backup.vdi
│   │   ├── UART_Test_16524.backup.vdi
│   │   ├── UART_Test_17704.backup.vdi
│   │   ├── UART_Test_17756.backup.vdi
│   │   ├── UART_Test_18204.backup.vdi
│   │   ├── UART_Test.bit
│   │   ├── UART_Test_clock_utilization_routed.rpt
│   │   ├── UART_Test_control_sets_placed.rpt
│   │   ├── UART_Test_drc_opted.pb
│   │   ├── UART_Test_drc_opted.rpt
│   │   ├── UART_Test_drc_opted.rpx
│   │   ├── UART_Test_drc_routed.pb
│   │   ├── UART_Test_drc_routed.rpt
│   │   ├── UART_Test_drc_routed.rpx
│   │   ├── UART_Test_io_placed.rpt
│   │   ├── UART_Test_methodology_drc_routed.pb
│   │   ├── UART_Test_methodology_drc_routed.rpt
│   │   ├── UART_Test_methodology_drc_routed.rpx
│   │   ├── UART_Test_opt.dcp
│   │   ├── UART_Test_placed.dcp
│   │   ├── UART_Test_power_routed.rpt
│   │   ├── UART_Test_power_routed.rpx
│   │   ├── UART_Test_power_summary_routed.pb
│   │   ├── UART_Test_routed.dcp
│   │   ├── UART_Test_route_status.pb
│   │   ├── UART_Test_route_status.rpt
│   │   ├── UART_Test.tcl
│   │   ├── UART_Test_timing_summary_routed.rpt
│   │   ├── UART_Test_timing_summary_routed.rpx
│   │   ├── UART_Test_utilization_placed.pb
│   │   ├── UART_Test_utilization_placed.rpt
│   │   ├── UART_Test.vdi
│   │   ├── usage_statistics_webtalk.html
│   │   ├── usage_statistics_webtalk.xml
│   │   ├── vivado_15064.backup.jou
│   │   ├── vivado_16524.backup.jou
│   │   ├── vivado_17704.backup.jou
│   │   ├── vivado_17756.backup.jou
│   │   ├── vivado_18204.backup.jou
│   │   ├── vivado.jou
│   │   ├── vivado.pb
│   │   └── write_bitstream.pb
│   └── synth_1
│   ├── fsm_encoding.os
│   ├── gen_run.xml
│   ├── htr.txt
│   ├── ISEWrap.js
│   ├── ISEWrap.sh
│   ├── rundef.js
│   ├── runme.bat
│   ├── runme.log
│   ├── runme.sh
│   ├── UART_Test.dcp
│   ├── UART_Test.tcl
│   ├── UART_Test_utilization_synth.pb
│   ├── UART_Test_utilization_synth.rpt
│   ├── UART_Test.vds
│   ├── vivado.jou
│   └── vivado.pb
├── project_1.srcs
│   ├── constrs_1
│   │   └── new
│   │   └── uart.xdc
│   └── sources_1
│   ├── ip
│   │   └── clk_wiz_0
│   │   ├── clk_wiz_0_board.xdc
│   │   ├── clk_wiz_0_clk_wiz.v
│   │   ├── clk_wiz_0.dcp
│   │   ├── clk_wiz_0_ooc.xdc
│   │   ├── clk_wiz_0_sim_netlist.v
│   │   ├── clk_wiz_0_sim_netlist.vhdl
│   │   ├── clk_wiz_0_stub.v
│   │   ├── clk_wiz_0_stub.vhdl
│   │   ├── clk_wiz_0.v
│   │   ├── clk_wiz_0.veo
│   │   ├── clk_wiz_0.xci
│   │   ├── clk_wiz_0.xdc
│   │   ├── clk_wiz_0.xml
│   │   ├── doc
│   │   │   └── clk_wiz_v5_4_changelog.txt
│   │   ├── mmcm_pll_drp_func_7s_mmcm.vh
│   │   ├── mmcm_pll_drp_func_7s_pll.vh
│   │   ├── mmcm_pll_drp_func_us_mmcm.vh
│   │   ├── mmcm_pll_drp_func_us_pll.vh
│   │   ├── mmcm_pll_drp_func_us_plus_mmcm.vh
│   │   └── mmcm_pll_drp_func_us_plus_pll.vh
│   └── new
│   ├── precise_divider.v
│   ├── uart_rx.v
│   ├── UART_Test.v
│   └── uart_tx.v
└── project_1.xpr

35 directories, 191 files