在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → verilog电子表设计

verilog电子表设计

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:0.67M
  • 下载次数:5
  • 浏览次数:127
  • 发布时间:2020-10-11
  • 实例类别:一般编程问题
  • 发 布 人:robot666
  • 文件格式:.rar
  • 所需积分:2
 

实例介绍

【实例简介】
使用verilog设计一个电子时钟,基于xilinx开发板,可实现数码管的显示,调时等功能
【实例截图】
【核心代码】
yc6
└── yc6
└── alarmclockyc
├── alarmclockyc.gise
├── alarmclockyc.xise
├── burn01.cfi
├── burn01.mcs
├── burn01.prm
├── burn01.sig
├── clock1000.v
├── clock10s.v
├── clock1k.v
├── clock2s.v
├── clockalarm.v
├── clockmod.v
├── clock.v
├── counter10min.v
├── counter10.v
├── counter12.v
├── counter24.v
├── counter4.v
├── counter60min.v
├── counter60.v
├── counter6.v
├── display.v
├── iseconfig
│   ├── alarmclockyc.projectmgr
│   └── ycclock.xreport
├── liangzhu.v
├── _ngo
│   └── netlist.lst
├── pa.fromNetlist.tcl
├── planAhead.ngc2edif.log
├── planAhead_run_1
│   ├── alarmclockyc.data
│   │   ├── cache
│   │   │   └── ycclock_ngc_277ed99f.edif
│   │   ├── constrs_1
│   │   │   └── fileset.xml
│   │   ├── runs
│   │   │   ├── impl_1.psg
│   │   │   └── runs.xml
│   │   ├── sources_1
│   │   │   └── fileset.xml
│   │   └── wt
│   │   └── webtalk_pa.xml
│   ├── alarmclockyc.ppr
│   ├── planAhead.jou
│   ├── planAhead.log
│   └── planAhead_run.log
├── radio.v
├── reptime.v
├── secandmin.ucf
├── usage_statistics_webtalk.html
├── webtalk.log
├── webtalk_pn.xml
├── xlnx_auto_0_xdb
│   └── cst.xbcd
├── _xmsgs
│   ├── bitgen.xmsgs
│   ├── map.xmsgs
│   ├── ngdbuild.xmsgs
│   ├── par.xmsgs
│   ├── pn_parser.xmsgs
│   ├── trce.xmsgs
│   └── xst.xmsgs
├── xst
│   └── work
│   ├── hdllib.ref
│   ├── vlg00
│   │   └── clock1k.bin
│   ├── vlg01
│   │   └── counter10min.bin
│   ├── vlg02
│   │   └── liangzhu.bin
│   ├── vlg06
│   │   └── counter6.bin
│   ├── vlg0D
│   │   └── clock2s.bin
│   ├── vlg17
│   │   └── counter24a.bin
│   ├── vlg1E
│   │   └── display.bin
│   ├── vlg20
│   │   └── clock.bin
│   ├── vlg35
│   │   └── counter10.bin
│   ├── vlg36
│   │   └── counter60min.bin
│   ├── vlg37
│   │   └── counter12.bin
│   ├── vlg3E
│   │   └── counter24.bin
│   ├── vlg46
│   │   └── reptime.bin
│   ├── vlg4C
│   │   └── clock10s.bin
│   ├── vlg4D
│   │   └── clockalarm.bin
│   ├── vlg4E
│   │   └── counter60.bin
│   ├── vlg5D
│   │   └── clock1000.bin
│   ├── vlg60
│   │   └── ycclock.bin
│   └── vlg6F
│   └── radio.bin
├── ycclock.bgn
├── ycclock.bit
├── ycclock_bitgen.xwbt
├── ycclock.bld
├── ycclock.cmd_log
├── ycclock.drc
├── ycclock_envsettings.html
├── ycclock_guide.ncd
├── ycclock.lso
├── ycclock_map.map
├── ycclock_map.mrp
├── ycclock_map.ncd
├── ycclock_map.ngm
├── ycclock_map.xrpt
├── ycclock.ncd
├── ycclock.ngc
├── ycclock.ngd
├── ycclock_ngdbuild.xrpt
├── ycclock.ngr
├── ycclock.pad
├── ycclock_pad.csv
├── ycclock_pad.txt
├── ycclock.par
├── ycclock_par.xrpt
├── ycclock.pcf
├── ycclock.prj
├── ycclock.ptwx
├── ycclock.stx
├── ycclock_summary.html
├── ycclock_summary.xml
├── ycclock.syr
├── ycclock.twr
├── ycclock.twx
├── ycclock.unroutes
├── ycclock_usage.xml
├── ycclock.ut
├── ycclock.v
├── ycclock.xpi
├── ycclock.xst
└── ycclock_xst.xrpt

34 directories, 112 files

标签:

实例下载地址

verilog电子表设计

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警