SDRAM的MOdelsim仿真

【实例简介】
这是使用ModelSim仿真SDRAM时序操作的完整代码，其中还有PLL模块以及FIFO模块的仿真源码。
【实例截图】
【核心代码】
sdram_test
├── modelsim
│   ├── data_gen.do
│   ├── fifo.do
│   ├── pll.do
│   └── system.do
├── sdram_test.cr.mti
├── sdram_test.mpf
├── src
│   ├── data_gen
│   │   ├── datagene.v
│   │   ├── datagene.v.bak
│   │   ├── data_gen_module_tb.v
│   │   └── data_gen_module.v
│   ├── fifo
│   │   ├── EasyCapture1.jpg
│   │   ├── EasyCapture2.jpg
│   │   ├── EasyCapture3.jpg
│   │   ├── EasyCapture4.jpg
│   │   ├── EasyCapture5.jpg
│   │   ├── fifo_test_module_tb.v
│   │   ├── fifo_test_module.v
│   │   ├── FIFO模块仿真说明.txt
│   │   ├── rdfifo.v
│   │   ├── wrfifo.v
│   │   └── write_fifo_module.v
│   ├── lib
│   │   ├── 220model.v
│   │   └── altera_mf.v
│   ├── pll
│   │   ├── clk_ctrl.v
│   │   ├── pll_module_tb.v
│   │   ├── pll_module.v
│   │   └── sys_ctrl.v
│   ├── sdfifo
│   │   ├── rdfifo.v
│   │   ├── sdfifo_ctrl.v
│   │   └── wrfifo.v
│   ├── sdram
│   │   ├── sdram_cmd.v
│   │   ├── sdram_ctrl.v
│   │   ├── sdram_module_tb.v
│   │   ├── sdram_module.v
│   │   ├── sdram_top.v
│   │   ├── sdram_top.v.bak
│   │   ├── sdram_wr_data.v
│   │   └── sdr_para.v
│   └── system
│   ├── system_module_tb.v
│   ├── system_module_tb.v.bak
│   ├── system_module.v
│   └── system_module.v.bak
├── vsim.wlf
└── wave
└── wave.do

10 directories, 44 files