实例介绍
【实例简介】
用verilog描述的i2c代码 二线I2C CMOS串行EEPROM的设计是根据I2C协议，以及EEPROM AT24C02的datasheet来进行设计的。基于I2C的设计很多，归根到底是控制SDA线及SCL线来让设备间进行通信。它有固定的帧格式。本设计中Sda数据线与各模块是通过寄存器来进行数据的输入输出。EEPROM模块是进行行为级描述的，它是根据具体芯片来写的模拟逻辑，不可综合。EEPROM_WR是读写控制程序，是通过开关组合电路和控制时序电路组成的。开关组合电路其实就是选择在SDA及DATA上的数据，根据信号来选择输出。具体的控制时序电路就是一个状态机来完成。Signal模块是测试
【实例截图】
【核心代码】
eeprom1
└── eeprom1
├── addr.dat
├── data.dat
├── eeprom.v
├── eeprom_wr.v
├── I2c设计实验报告.doc
├── signal.v
├── top.v
├── 写时序.png
└── 读.png
1 directory, 9 files
用verilog描述的i2c代码 二线I2C CMOS串行EEPROM的设计是根据I2C协议，以及EEPROM AT24C02的datasheet来进行设计的。基于I2C的设计很多，归根到底是控制SDA线及SCL线来让设备间进行通信。它有固定的帧格式。本设计中Sda数据线与各模块是通过寄存器来进行数据的输入输出。EEPROM模块是进行行为级描述的，它是根据具体芯片来写的模拟逻辑，不可综合。EEPROM_WR是读写控制程序，是通过开关组合电路和控制时序电路组成的。开关组合电路其实就是选择在SDA及DATA上的数据，根据信号来选择输出。具体的控制时序电路就是一个状态机来完成。Signal模块是测试
【实例截图】
【核心代码】
eeprom1
└── eeprom1
├── addr.dat
├── data.dat
├── eeprom.v
├── eeprom_wr.v
├── I2c设计实验报告.doc
├── signal.v
├── top.v
├── 写时序.png
└── 读.png
1 directory, 9 files
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论