最全的FPGA俄罗斯方块（包含5个版本的完整工程，Verilog和VHDL，Vivado和ISE）

【实例简介】
多版本基于FPGA的俄罗斯方块游戏实现，包含5个版本的完整工程，Verilog和VHDL，Vivado和ISE
【实例截图】
【核心代码】
俄罗斯方块
└── 俄罗斯方块
├── eluosifangkuai
│   ├── bin2bcd_summary.html
│   ├── bitoten_summary.html
│   ├── bitoten.v
│   ├── eluosifangkuai.gise
│   ├── eluosifangkuai.xise
│   ├── game_top.bgn
│   ├── game_top.bit
│   ├── game_top_bitgen.xwbt
│   ├── game_top.bld
│   ├── game_top.cmd_log
│   ├── game_top.drc
│   ├── game_top_envsettings.html
│   ├── game_top_guide.ncd
│   ├── game_top.lso
│   ├── game_top_map.map
│   ├── game_top_map.mrp
│   ├── game_top_map.ncd
│   ├── game_top_map.ngm
│   ├── game_top_map.xrpt
│   ├── game_top.ncd
│   ├── game_top.ngc
│   ├── game_top.ngd
│   ├── game_top_ngdbuild.xrpt
│   ├── game_top.ngr
│   ├── game_top.pad
│   ├── game_top_pad.csv
│   ├── game_top_pad.txt
│   ├── game_top.par
│   ├── game_top_par.xrpt
│   ├── game_top.pcf
│   ├── game_top.prj
│   ├── game_top.ptwx
│   ├── game_top.stx
│   ├── game_top_summary.html
│   ├── game_top_summary.xml
│   ├── game_top.syr
│   ├── game_top.twr
│   ├── game_top.twx
│   ├── game_top.unroutes
│   ├── game_top_usage.xml
│   ├── game_top.ut
│   ├── game_top.v
│   ├── game_top.xpi
│   ├── game_top.xst
│   ├── game_top_xst.xrpt
│   ├── iseconfig
│   │   ├── bitoten.xreport
│   │   ├── eluosifangkuai.projectmgr
│   │   └── game_top.xreport
│   ├── _ngo
│   │   └── netlist.lst
│   ├── pin.ucf
│   ├── __Previews
│   │   └── vga_controler.vPreview
│   ├── ps.v
│   ├── usage_statistics_webtalk.html
│   ├── vga_controler.bmm
│   ├── vga_controler.v
│   ├── webtalk.log
│   ├── webtalk_pn.xml
│   ├── xlnx_auto_0_xdb
│   │   └── cst.xbcd
│   ├── _xmsgs
│   │   ├── bitgen.xmsgs
│   │   ├── map.xmsgs
│   │   ├── ngdbuild.xmsgs
│   │   ├── par.xmsgs
│   │   ├── pn_parser.xmsgs
│   │   ├── trce.xmsgs
│   │   └── xst.xmsgs
│   └── xst
│   └── work
│   ├── hdllib.ref
│   ├── vlg0C
│   │   └── bin2bcd.bin
│   ├── vlg39
│   │   └── ps2__keyboard.bin
│   ├── vlg3D
│   │   └── vga__controller.bin
│   └── vlg7C
│   └── game__top.bin
├── Tetris
│   ├── archive_project_summary.txt
│   ├── Tetris.cache
│   │   └── wt
│   │   ├── gui_handlers.wdf
│   │   ├── java_command_handlers.wdf
│   │   ├── project.wpc
│   │   ├── synthesis_details.wdf
│   │   ├── synthesis.wdf
│   │   ├── webtalk_pa.xml
│   │   └── xsim.wdf
│   ├── Tetris.hw
│   │   ├── hw_1
│   │   │   └── hw.xml
│   │   ├── Tetris.lpr
│   │   └── webtalk
│   │   ├── labtool_webtalk.log
│   │   ├── usage_statistics_ext_labtool.html
│   │   └── usage_statistics_ext_labtool.xml
│   ├── Tetris.runs
│   │   └── synth_1
│   │   ├── gen_run.xml
│   │   ├── htr.txt
│   │   ├── ISEWrap.js
│   │   ├── ISEWrap.sh
│   │   ├── project.wdf
│   │   ├── rundef.js
│   │   ├── runme.bat
│   │   ├── runme.log
│   │   ├── runme.sh
│   │   ├── tetris.tcl
│   │   ├── tetris.vds
│   │   ├── vivado.jou
│   │   └── vivado.pb
│   ├── Tetris.sim
│   │   └── sim_1
│   │   └── behav
│   │   ├── compile.bat
│   │   ├── compile.log
│   │   ├── elaborate.bat
│   │   ├── elaborate.log
│   │   ├── glbl.v
│   │   ├── sim_behav.wdb
│   │   ├── sim.tcl
│   │   ├── simulate.bat
│   │   ├── simulate.log
│   │   ├── sim_vlog.prj
│   │   ├── webtalk_7776.backup.jou
│   │   ├── webtalk_7776.backup.log
│   │   ├── webtalk.jou
│   │   ├── webtalk.log
│   │   ├── xelab.pb
│   │   └── xvlog.pb
│   ├── Tetris.srcs
│   │   ├── constrs_1
│   │   │   └── new
│   │   │   ├── tetris_basys3.xdc
│   │   │   └── tetris_zedboard.xdc
│   │   ├── sim_1
│   │   │   └── new
│   │   │   └── sim.v
│   │   └── sources_1
│   │   ├── imports
│   │   │   └── Tetris_Zedboard
│   │   │   ├── clk_unit.v
│   │   │   ├── control.v
│   │   │   ├── game_control_unit.v
│   │   │   ├── key.v
│   │   │   ├── merge.v
│   │   │   ├── Tetris_Datapath.v
│   │   │   ├── tetris.v
│   │   │   ├── vag_top.v
│   │   │   └── vga.v
│   │   └── new
│   │   └── TB.v
│   ├── Tetris.xpr
│   ├── vivado_3544.backup.jou
│   ├── vivado_3544.backup.log
│   ├── vivado_7148.backup.jou
│   ├── vivado_7148.backup.log
│   ├── vivado.jou
│   └── vivado.log
├── 教程VHDL代码
│   ├── YYJ11111111.docx
│   ├── YYJ222222222222.docx
│   ├── YYJ4.docx
│   ├── YYJ5.5.docx
│   ├── YYJ5.docx
│   └── yyj6.docx
├── 经典游戏俄罗斯方块的FPGA实现.rar
└── 网络资料
├── Verilog语言编写的VGA显示-俄罗斯方块
│   └── 课设CPLD
│   └── 课设CPLD
│   ├── CPLD课程设计报告.doc
│   ├── qie
│   │   ├── face_test
│   │   │   ├── cmp_state.ini
│   │   │   ├── db
│   │   │   │   ├── vga_test2.(0).cnf.cdb
│   │   │   │   ├── vga_test2.(0).cnf.hdb
│   │   │   │   ├── vga_test2.asm.qmsg
│   │   │   │   ├── vga_test2.cbx.xml
│   │   │   │   ├── vga_test2.cmp0.ddb
│   │   │   │   ├── vga_test2.cmp.cdb
│   │   │   │   ├── vga_test2.cmp.hdb
│   │   │   │   ├── vga_test2_cmp.qrpt
│   │   │   │   ├── vga_test2.cmp.rdb
│   │   │   │   ├── vga_test2.cmp.tdb
│   │   │   │   ├── vga_test2.db_info
│   │   │   │   ├── vga_test2.eco.cdb
│   │   │   │   ├── vga_test2.eds_overflow
│   │   │   │   ├── vga_test2.fit.qmsg
│   │   │   │   ├── vga_test2.hier_info
│   │   │   │   ├── vga_test2.hif
│   │   │   │   ├── vga_test2.map.cdb
│   │   │   │   ├── vga_test2.map.hdb
│   │   │   │   ├── vga_test2.map.qmsg
│   │   │   │   ├── vga_test2.pre_map.cdb
│   │   │   │   ├── vga_test2.pre_map.hdb
│   │   │   │   ├── vga_test2.psp
│   │   │   │   ├── vga_test2.rtlv.hdb
│   │   │   │   ├── vga_test2.rtlv_sg.cdb
│   │   │   │   ├── vga_test2.rtlv_sg_swap.cdb
│   │   │   │   ├── vga_test2.sgdiff.cdb
│   │   │   │   ├── vga_test2.sgdiff.hdb
│   │   │   │   ├── vga_test2.signalprobe.cdb
│   │   │   │   ├── vga_test2.sim.hdb
│   │   │   │   ├── vga_test2.sim.qmsg
│   │   │   │   ├── vga_test2_sim.qrpt
│   │   │   │   ├── vga_test2.sim.rdb
│   │   │   │   ├── vga_test2.sim.vwf
│   │   │   │   ├── vga_test2.sld_design_entry_dsc.sci
│   │   │   │   ├── vga_test2.sld_design_entry.sci
│   │   │   │   ├── vga_test2.smp_dump.txt
│   │   │   │   ├── vga_test2.syn_hier_info
│   │   │   │   └── vga_test2.tan.qmsg
│   │   │   ├── vga_test2.asm.rpt
│   │   │   ├── vga_test2.cdf
│   │   │   ├── vga_test2.done
│   │   │   ├── vga_test2.fit.eqn
│   │   │   ├── vga_test2.fit.rpt
│   │   │   ├── vga_test2.fit.summary
│   │   │   ├── vga_test2.fld
│   │   │   ├── vga_test2.flow.rpt
│   │   │   ├── vga_test2.map.eqn
│   │   │   ├── vga_test2.map.rpt
│   │   │   ├── vga_test2.map.summary
│   │   │   ├── vga_test2.pin
│   │   │   ├── vga_test2.pof
│   │   │   ├── vga_test2.qpf
│   │   │   ├── vga_test2.qsf
│   │   │   ├── vga_test2.qws
│   │   │   ├── vga_test2.sim.rpt
│   │   │   ├── vga_test2.sof
│   │   │   ├── vga_test2.tan.rpt
│   │   │   ├── vga_test2.tan.summary
│   │   │   ├── vga_test2.v
│   │   │   └── vga_test2.vwf
│   │   ├── vga_test2_orignal.v
│   │   └── vga_test2_wedsnday.v
│   ├── qie.rar
│   ├── RGB
│   │   ├── cmp_state.ini
│   │   ├── db
│   │   │   ├── yxy.(0).cnf.cdb
│   │   │   ├── yxy.(0).cnf.hdb
│   │   │   ├── yxy.asm.qmsg
│   │   │   ├── yxy.cbx.xml
│   │   │   ├── yxy.cmp0.ddb
│   │   │   ├── yxy.cmp.cdb
│   │   │   ├── yxy.cmp.hdb
│   │   │   ├── yxy_cmp.qrpt
│   │   │   ├── yxy.cmp.rdb
│   │   │   ├── yxy.cmp.tdb
│   │   │   ├── yxy.db_info
│   │   │   ├── yxy.eco.cdb
│   │   │   ├── yxy.fit.qmsg
│   │   │   ├── yxy.hier_info
│   │   │   ├── yxy.hif
│   │   │   ├── yxy.map.cdb
│   │   │   ├── yxy.map.hdb
│   │   │   ├── yxy.map.qmsg
│   │   │   ├── yxy.pre_map.cdb
│   │   │   ├── yxy.pre_map.hdb
│   │   │   ├── yxy.psp
│   │   │   ├── yxy.rtlv.hdb
│   │   │   ├── yxy.rtlv_sg.cdb
│   │   │   ├── yxy.rtlv_sg_swap.cdb
│   │   │   ├── yxy.sgdiff.cdb
│   │   │   ├── yxy.sgdiff.hdb
│   │   │   ├── yxy.signalprobe.cdb
│   │   │   ├── yxy.sld_design_entry_dsc.sci
│   │   │   ├── yxy.sld_design_entry.sci
│   │   │   ├── yxy.syn_hier_info
│   │   │   └── yxy.tan.qmsg
│   │   ├── yxy
│   │   │   ├── cmp_state.ini
│   │   │   ├── db
│   │   │   │   ├── yxy.(0).cnf.cdb
│   │   │   │   ├── yxy.(0).cnf.hdb
│   │   │   │   ├── yxy.asm.qmsg
│   │   │   │   ├── yxy.cbx.xml
│   │   │   │   ├── yxy.cmp0.ddb
│   │   │   │   ├── yxy.cmp.cdb
│   │   │   │   ├── yxy.cmp.hdb
│   │   │   │   ├── yxy_cmp.qrpt
│   │   │   │   ├── yxy.cmp.rdb
│   │   │   │   ├── yxy.cmp.tdb
│   │   │   │   ├── yxy.db_info
│   │   │   │   ├── yxy.eco.cdb
│   │   │   │   ├── yxy.fit.qmsg
│   │   │   │   ├── yxy.hier_info
│   │   │   │   ├── yxy.hif
│   │   │   │   ├── yxy.map.cdb
│   │   │   │   ├── yxy.map.hdb
│   │   │   │   ├── yxy.map.qmsg
│   │   │   │   ├── yxy.pre_map.cdb
│   │   │   │   ├── yxy.pre_map.hdb
│   │   │   │   ├── yxy.psp
│   │   │   │   ├── yxy.rtlv.hdb
│   │   │   │   ├── yxy.rtlv_sg.cdb
│   │   │   │   ├── yxy.rtlv_sg_swap.cdb
│   │   │   │   ├── yxy.sgdiff.cdb
│   │   │   │   ├── yxy.sgdiff.hdb
│   │   │   │   ├── yxy.signalprobe.cdb
│   │   │   │   ├── yxy.sld_design_entry_dsc.sci
│   │   │   │   ├── yxy.sld_design_entry.sci
│   │   │   │   ├── yxy.syn_hier_info
│   │   │   │   └── yxy.tan.qmsg
│   │   │   ├── yxy.asm.rpt
│   │   │   ├── yxy.cdf
│   │   │   ├── yxy.done
│   │   │   ├── yxy.fit.eqn
│   │   │   ├── yxy.fit.rpt
│   │   │   ├── yxy.fit.summary
│   │   │   ├── yxy.flow.rpt
│   │   │   ├── yxy.map.eqn
│   │   │   ├── yxy.map.rpt
│   │   │   ├── yxy.map.summary
│   │   │   ├── yxy.pin
│   │   │   ├── yxy.pof
│   │   │   ├── yxy.qpf
│   │   │   ├── yxy.qsf
│   │   │   ├── yxy.qws
│   │   │   ├── yxy.sof
│   │   │   ├── yxy.tan.rpt
│   │   │   ├── yxy.tan.summary
│   │   │   └── yxy.v
│   │   ├── yxy.asm.rpt
│   │   ├── yxy.cdf
│   │   ├── yxy.done
│   │   ├── yxy.fit.eqn
│   │   ├── yxy.fit.rpt
│   │   ├── yxy.fit.summary
│   │   ├── yxy.flow.rpt
│   │   ├── yxy.map.eqn
│   │   ├── yxy.map.rpt
│   │   ├── yxy.map.summary
│   │   ├── yxy.pin
│   │   ├── yxy.pof
│   │   ├── yxy.qpf
│   │   ├── yxy.qsf
│   │   ├── yxy.qws
│   │   ├── yxy.sof
│   │   ├── yxy.tan.rpt
│   │   ├── yxy.tan.summary
│   │   └── yxy.v
│   ├── RGB.rar
│   └── VGA驱动与实现.pdf
├── 基于fpga实现俄罗斯方块游戏-论文.doc
├── 基于FPGA的俄罗斯方块
│   ├── fun1.vhd
│   ├── jiankong.vhd
│   ├── maichong.vhd
│   ├── ps2.vhd
│   ├── rand.vhd
│   ├── sekong.vhd
│   ├── shuchu.vhd
│   └── 基于FPGA的俄罗斯方块.doc
├── 基于FPGA的俄罗斯方块(230618)
│   └── russia
│   ├── Block1.bdf
│   ├── db
│   │   ├── prev_cmp_russiablock.asm.qmsg
│   │   ├── prev_cmp_russiablock.fit.qmsg
│   │   ├── prev_cmp_russiablock.map.qmsg
│   │   ├── prev_cmp_russiablock.qmsg
│   │   ├── prev_cmp_russiablock.tan.qmsg
│   │   ├── russiablock.(0).cnf.cdb
│   │   ├── russiablock.(0).cnf.hdb
│   │   ├── russiablock.(1).cnf.cdb
│   │   ├── russiablock.(1).cnf.hdb
│   │   ├── russiablock.(2).cnf.cdb
│   │   ├── russiablock.(2).cnf.hdb
│   │   ├── russiablock.asm.qmsg
│   │   ├── russiablock.cbx.xml
│   │   ├── russiablock.cmp0.ddb
│   │   ├── russiablock.cmp_bb.cdb
│   │   ├── russiablock.cmp_bb.hdb
│   │   ├── russiablock.cmp_bb.logdb
│   │   ├── russiablock.cmp_bb.rcf
│   │   ├── russiablock.cmp.bpm
│   │   ├── russiablock.cmp.cdb
│   │   ├── russiablock.cmp.ecobp
│   │   ├── russiablock.cmp.hdb
│   │   ├── russiablock.cmp.logdb
│   │   ├── russiablock.cmp.rdb
│   │   ├── russiablock.cmp.tdb
│   │   ├── russiablock.db_info
│   │   ├── russiablock.dbp
│   │   ├── russiablock.eco.cdb
│   │   ├── russiablock.fit.qmsg
│   │   ├── russiablock.hier_info
│   │   ├── russiablock.hif
│   │   ├── russiablock.map_bb.cdb
│   │   ├── russiablock.map_bb.hdb
│   │   ├── russiablock.map_bb.logdb
│   │   ├── russiablock.map.bpm
│   │   ├── russiablock.map.cdb
│   │   ├── russiablock.map.ecobp
│   │   ├── russiablock.map.hdb
│   │   ├── russiablock.map.logdb
│   │   ├── russiablock.map.qmsg
│   │   ├── russiablock.pre_map.cdb
│   │   ├── russiablock.pre_map.hdb
│   │   ├── russiablock.psp
│   │   ├── russiablock.pss
│   │   ├── russiablock.rtlv.hdb
│   │   ├── russiablock.rtlv_sg.cdb
│   │   ├── russiablock.rtlv_sg_swap.cdb
│   │   ├── russiablock.sgdiff.cdb
│   │   ├── russiablock.sgdiff.hdb
│   │   ├── russiablock.signalprobe.cdb
│   │   ├── russiablock.sld_design_entry_dsc.sci
│   │   ├── russiablock.sld_design_entry.sci
│   │   ├── russiablock.syn_hier_info
│   │   ├── russiablock.tan.qmsg
│   │   └── russiablock.tis_db_list.ddb
│   ├── russiablock.asm.rpt
│   ├── RUSSIABLOCK.bsf
│   ├── russiablock.done
│   ├── russiablock.dpf
│   ├── russiablock.fit.rpt
│   ├── russiablock.fit.smsg
│   ├── russiablock.fit.summary
│   ├── russiablock.flow.rpt
│   ├── russiablock.map.rpt
│   ├── russiablock.map.summary
│   ├── russiablock.pin
│   ├── russiablock.pof
│   ├── russiablock.qpf
│   ├── russiablock.qsf
│   ├── russiablock.qws
│   ├── russiablock.sof
│   ├── russiablock.tan.rpt
│   ├── russiablock.tan.summary
│   ├── russiablock.vhd
│   ├── russiablock.vhd.bak
│   ├── RUSSIA.bsf
│   ├── RUSSIA_SCAN.bsf
│   └── sopc_builder_log.txt
└── 用VGA显示俄罗斯方块基于FPGA.pdf

49 directories, 397 files