Triple-Speed Ethernet(tse)FPGA软核MAC官方实例

【实例简介】
Triple-Speed Ethernet(tse)FPGA软核MAC官方实例 http://blog.csdn.net/xgbing/article/details/8557144
【实例截图】
【核心代码】
qsys-niosii-triple-speed-ethernet-3c120-v10-1
└── tserd
├── altmemddr2_ynbnbsh3_phy_summary.csv
├── global_reset_generator.v
├── ip
│   └── dummy_master
│   ├── dummy_master_hw.tcl
│   └── dummy_master.v
├── PLLJ_PLLSPE_INFO.txt
├── qsys_tserd_3c120
│   └── synthesis
│   ├── qsys_tserd_3c120.qip
│   ├── qsys_tserd_3c120.v
│   └── submodules
│   ├── alt_ddrx_addr_cmd.v
│   ├── alt_ddrx_afi_block.v
│   ├── alt_ddrx_avalon_if.v
│   ├── alt_ddrx_bank_timer_info.v
│   ├── alt_ddrx_bank_timer.v
│   ├── alt_ddrx_bank_timer_wrapper.v
│   ├── alt_ddrx_bypass.v
│   ├── alt_ddrx_cache.v
│   ├── alt_ddrx_clock_and_reset.v
│   ├── alt_ddrx_cmd_gen.v
│   ├── alt_ddrx_cmd_queue.v
│   ├── alt_ddrx_controller.v
│   ├── alt_ddrx_csr.v
│   ├── alt_ddrx_ddr2_odt_gen.v
│   ├── alt_ddrx_ddr3_odt_gen.v
│   ├── alt_ddrx_decoder_40.v
│   ├── alt_ddrx_decoder_72.v
│   ├── alt_ddrx_decoder.v
│   ├── alt_ddrx_ecc.v
│   ├── alt_ddrx_encoder_40.v
│   ├── alt_ddrx_encoder_72.v
│   ├── alt_ddrx_encoder.v
│   ├── alt_ddrx_input_if.v
│   ├── alt_ddrx_odt_gen.v
│   ├── alt_ddrx_rank_monitor.v
│   ├── alt_ddrx_state_machine.v
│   ├── alt_ddrx_timing_param.v
│   ├── alt_ddrx_wdata_fifo.v
│   ├── altera_avalon_dc_fifo.v
│   ├── altera_avalon_half_rate_bridge_constraints.sdc
│   ├── altera_avalon_half_rate_bridge.v
│   ├── altera_avalon_jtag_uart_2pkhqydp_input_mutex.dat
│   ├── altera_avalon_jtag_uart_2pkhqydp_input_stream.dat
│   ├── altera_avalon_jtag_uart_2pkhqydp_output_stream.dat
│   ├── altera_avalon_jtag_uart_2pkhqydp.v
│   ├── altera_avalon_mm_bridge.v
│   ├── altera_avalon_mm_clock_crossing_bridge.v
│   ├── altera_avalon_onchip_memory2_fyilba6c.hex
│   ├── altera_avalon_onchip_memory2_fyilba6c.v
│   ├── altera_avalon_performance_counter_hphhcvga.v
│   ├── altera_avalon_pio_7jcccf7p.v
│   ├── altera_avalon_pio_o4vka4uj.v
│   ├── altera_avalon_pio_vlagwpwu.v
│   ├── altera_avalon_sc_fifo.v
│   ├── altera_avalon_sgdma_goggvj2q.v
│   ├── altera_avalon_sgdma_iqhbk47p.v
│   ├── altera_avalon_st_pipeline_base.v
│   ├── altera_avalon_sysid_qsys_gjgywley.v
│   ├── altera_avalon_timer_4xehubtx.v
│   ├── altera_avalon_timer_w3pa3tff.v
│   ├── altera_avalon_uart_zjyzji6n_input_data_mutex.dat
│   ├── altera_avalon_uart_zjyzji6n_input_data_stream.dat
│   ├── altera_avalon_uart_zjyzji6n_log_module.txt
│   ├── altera_avalon_uart_zjyzji6n.v
│   ├── altera_dcfifo_synchronizer_bundle.v
│   ├── altera_generic_tristate_controller_6fodnkbz.v
│   ├── altera_irq_clock_crosser.sv
│   ├── altera_irq_mapper_pxjwncpr.sv
│   ├── altera_merlin_arbitrator.sv
│   ├── altera_merlin_burst_adapter.sv
│   ├── altera_merlin_burst_uncompressor.sv
│   ├── altera_merlin_demultiplexer_2fhcsij6.sv
│   ├── altera_merlin_demultiplexer_4kze5z4p.sv
│   ├── altera_merlin_demultiplexer_ficppn2m.sv
│   ├── altera_merlin_demultiplexer_nefdnhpu.sv
│   ├── altera_merlin_demultiplexer_qkpwthmz.sv
│   ├── altera_merlin_demultiplexer_tp7gqrqf.sv
│   ├── altera_merlin_demultiplexer_ucpus46t.sv
│   ├── altera_merlin_demultiplexer_uvbzuvuu.sv
│   ├── altera_merlin_demultiplexer_wkgdx4s5.sv
│   ├── altera_merlin_master_agent.sv
│   ├── altera_merlin_master_translator.sv
│   ├── altera_merlin_multiplexer_2luvp2nh.sv
│   ├── altera_merlin_multiplexer_7wjxmhzx.sv
│   ├── altera_merlin_multiplexer_dqvyatxs.sv
│   ├── altera_merlin_multiplexer_k7ry7iqz.sv
│   ├── altera_merlin_multiplexer_man45s6j.sv
│   ├── altera_merlin_multiplexer_rwyy372l.sv
│   ├── altera_merlin_multiplexer_vh2x3wuy.sv
│   ├── altera_merlin_multiplexer_xchcxrgc.sv
│   ├── altera_merlin_multiplexer_ytfzs2n3.sv
│   ├── altera_merlin_router_37p2u2l2.sv
│   ├── altera_merlin_router_7df7t6nw.sv
│   ├── altera_merlin_router_7qnzw72d.sv
│   ├── altera_merlin_router_7sre5q5a.sv
│   ├── altera_merlin_router_bffi2n6e.sv
│   ├── altera_merlin_router_dmcphcgq.sv
│   ├── altera_merlin_router_fumywmem.sv
│   ├── altera_merlin_router_hb7q22tq.sv
│   ├── altera_merlin_router_phrdp4eg.sv
│   ├── altera_merlin_router_qwor5drx.sv
│   ├── altera_merlin_router_uylwgrqd.sv
│   ├── altera_merlin_router_y6jhv7kg.sv
│   ├── altera_merlin_router_zduzrcti.sv
│   ├── altera_merlin_slave_agent.sv
│   ├── altera_merlin_slave_translator.sv
│   ├── altera_merlin_std_arbitrator_core.sv
│   ├── altera_merlin_std_arbitrator_trjuvihr.sv
│   ├── altera_merlin_traffic_limiter.sv
│   ├── altera_merlin_width_adapter.sv
│   ├── altera_nios2_qsys_gt36nw2m_bht_ram.dat
│   ├── altera_nios2_qsys_gt36nw2m_bht_ram.hex
│   ├── altera_nios2_qsys_gt36nw2m_bht_ram.mif
│   ├── altera_nios2_qsys_gt36nw2m_dc_tag_ram.dat
│   ├── altera_nios2_qsys_gt36nw2m_dc_tag_ram.hex
│   ├── altera_nios2_qsys_gt36nw2m_dc_tag_ram.mif
│   ├── altera_nios2_qsys_gt36nw2m.do
│   ├── altera_nios2_qsys_gt36nw2m_ic_tag_ram.dat
│   ├── altera_nios2_qsys_gt36nw2m_ic_tag_ram.hex
│   ├── altera_nios2_qsys_gt36nw2m_ic_tag_ram.mif
│   ├── altera_nios2_qsys_gt36nw2m_jtag_debug_module_sysclk.v
│   ├── altera_nios2_qsys_gt36nw2m_jtag_debug_module_tck.v
│   ├── altera_nios2_qsys_gt36nw2m_jtag_debug_module_wrapper.v
│   ├── altera_nios2_qsys_gt36nw2m_mult_cell.v
│   ├── altera_nios2_qsys_gt36nw2m_ociram_default_contents.dat
│   ├── altera_nios2_qsys_gt36nw2m_ociram_default_contents.hex
│   ├── altera_nios2_qsys_gt36nw2m_ociram_default_contents.mif
│   ├── altera_nios2_qsys_gt36nw2m_oci_test_bench.v
│   ├── altera_nios2_qsys_gt36nw2m.ocp
│   ├── altera_nios2_qsys_gt36nw2m_rf_ram_a.dat
│   ├── altera_nios2_qsys_gt36nw2m_rf_ram_a.hex
│   ├── altera_nios2_qsys_gt36nw2m_rf_ram_a.mif
│   ├── altera_nios2_qsys_gt36nw2m_rf_ram_b.dat
│   ├── altera_nios2_qsys_gt36nw2m_rf_ram_b.hex
│   ├── altera_nios2_qsys_gt36nw2m_rf_ram_b.mif
│   ├── altera_nios2_qsys_gt36nw2m.sdc
│   ├── altera_nios2_qsys_gt36nw2m_test_bench.v
│   ├── altera_nios2_qsys_gt36nw2m.v
│   ├── altera_reset_controller.sdc
│   ├── altera_reset_controller.v
│   ├── altera_reset_synchronizer.v
│   ├── altera_tristate_conduit_bridge_us35rebs.sv
│   ├── altera_tristate_conduit_pin_sharer_core_4b6ahalk.sv
│   ├── altera_tristate_conduit_pin_sharer_fdjaxtum.v
│   ├── altera_tristate_controller_aggregator.sv
│   ├── altera_tristate_controller_translator.sv
│   ├── altera_tse_a_fifo_13.v
│   ├── altera_tse_a_fifo_24.v
│   ├── altera_tse_a_fifo_34.v
│   ├── altera_tse_a_fifo_opt_1246.v
│   ├── altera_tse_a_fifo_opt_14_44.v
│   ├── altera_tse_a_fifo_opt_36_10.v
│   ├── altera_tse_align_sync.v
│   ├── altera_tse_alt2gxb_arriagx.v
│   ├── altera_tse_alt2gxb_basic.v
│   ├── altera_tse_alt2gxb_gige.v
│   ├── altera_tse_alt2gxb_gige_wo_rmfifo.v
│   ├── altera_tse_alt4gxb_gige.v
│   ├── altera_tse_alt4gxb_gige_wo_rmfifo.v
│   ├── altera_tse_altgx_civgx_gige.v
│   ├── altera_tse_altgx_civgx_gige_wo_rmfifo.v
│   ├── altera_tse_altshifttaps.v
│   ├── altera_tse_altsyncram_dpm_fifo.v
│   ├── altera_tse_bin_cnt.v
│   ├── altera_tse_carrier_sense.v
│   ├── altera_tse_clk_cntl.v
│   ├── altera_tse_clk_gen.v
│   ├── altera_tse_colision_detect.v
│   ├── altera_tse_crc328checker.v
│   ├── altera_tse_crc328generator.v
│   ├── altera_tse_crc32ctl8.v
│   ├── altera_tse_crc32galois8.v
│   ├── altera_tse_dc_fifo.v
│   ├── altera_tse_dec10b8b.v
│   ├── altera_tse_dec_func.v
│   ├── altera_tse_dpram_16x32.v
│   ├── altera_tse_dpram_8x32.v
│   ├── altera_tse_enc8b10b.v
│   ├── altera_tse_fifoless_mac_rx.v
│   ├── altera_tse_fifoless_mac_tx.v
│   ├── altera_tse_fifoless_retransmit_cntl.v
│   ├── altera_tse_geth_pcs_wo_ratematch.v
│   ├── altera_tse_gige_reset_ctrl.v
│   ├── altera_tse_gmii_io.v
│   ├── altera_tse_gray_cnt.v
│   ├── altera_tse_gxb_aligned_rxsync.v
│   ├── altera_tse_gxb_gige_inst.v
│   ├── altera_tse_hashing.v
│   ├── altera_tse_host_control_small.v
│   ├── altera_tse_host_control.v
│   ├── altera_tse_lb_read_cntl.v
│   ├── altera_tse_lb_wrt_cntl.v
│   ├── altera_tse_lfsr_10.v
│   ├── altera_tse_loopback_ff.v
│   ├── altera_tse_lvds_reset_sequencer.v
│   ├── altera_tse_mac_control.v
│   ├── altera_tse_mac_pcs_gige_woff.v
│   ├── altera_tse_mac_pcs_pma_ena.v
│   ├── altera_tse_mac_pcs_pma_gige.v
│   ├── altera_tse_mac_pcs_pma_strx_gx_ena.v
│   ├── altera_tse_mac_pcs_pma.v
│   ├── altera_tse_mac_pcs.v
│   ├── altera_tse_mac_pcs_woff.v
│   ├── altera_tse_mac_rx.v
│   ├── altera_tse_mac_tx.v
│   ├── altera_tse_mac.v
│   ├── altera_tse_mac_woff.ocp
│   ├── altera_tse_mac_woff.v
│   ├── altera_tse_magic_detection.v
│   ├── altera_tse_mdio_clk_gen.v
│   ├── altera_tse_mdio_cntl.v
│   ├── altera_tse_mdio_reg.v
│   ├── altera_tse_mdio.v
│   ├── altera_tse_mii_rx_if_pcs.v
│   ├── altera_tse_mii_rx_if.v
│   ├── altera_tse_mii_tx_if_pcs.v
│   ├── altera_tse_mii_tx_if.v
│   ├── altera_tse_multi_channel_arbiter.v
│   ├── altera_tse_multi_mac_pcs_pma_gige.v
│   ├── altera_tse_multi_mac_pcs_pma.v
│   ├── altera_tse_multi_mac_pcs.v
│   ├── altera_tse_multi_mac.v
│   ├── altera_tse_pcs_control.v
│   ├── altera_tse_pcs_host_control.v
│   ├── altera_tse_pcs_pma_gige.v
│   ├── altera_tse_pcs_pma.v
│   ├── altera_tse_pcs.v
│   ├── altera_tse_pma_lvds_rx.v
│   ├── altera_tse_pma_lvds_tx.v
│   ├── altera_tse_quad_16x32.v
│   ├── altera_tse_quad_8x32.v
│   ├── altera_tse_register_map_small.v
│   ├── altera_tse_register_map.v
│   ├── altera_tse_reset_ctrl_lego.sv
│   ├── altera_tse_reset_sequencer.sv
│   ├── altera_tse_reset_synchronizer.v
│   ├── altera_tse_retransmit_cntl.v
│   ├── altera_tse_rgmii_in1.v
│   ├── altera_tse_rgmii_in4.v
│   ├── altera_tse_rgmii_module.v
│   ├── altera_tse_rgmii_out1.v
│   ├── altera_tse_rgmii_out4.v
│   ├── altera_tse_rx_converter.v
│   ├── altera_tse_rx_counter_cntl.v
│   ├── altera_tse_rx_encapsulation_strx_gx.v
│   ├── altera_tse_rx_encapsulation.v
│   ├── altera_tse_rx_ff_cntrl_32_shift16.v
│   ├── altera_tse_rx_ff_cntrl_32.v
│   ├── altera_tse_rx_ff_cntrl.v
│   ├── altera_tse_rx_ff_length.v
│   ├── altera_tse_rx_ff.v
│   ├── altera_tse_rx_fifo_rd.v
│   ├── altera_tse_rx_min_ff.v
│   ├── altera_tse_rx_stat_extract.v
│   ├── altera_tse_rx_sync.v
│   ├── altera_tse_sdpm_altsyncram.v
│   ├── altera_tse_sdpm_gen.v
│   ├── altera_tse_sgmii_clk_cntl.v
│   ├── altera_tse_sgmii_clk_div.v
│   ├── altera_tse_sgmii_clk_enable.v
│   ├── altera_tse_sgmii_clk_scheduler.v
│   ├── altera_tse_shared_mac_control.v
│   ├── altera_tse_shared_register_map.v
│   ├── altera_tse_timing_adapter32.v
│   ├── altera_tse_timing_adapter8.v
│   ├── altera_tse_timing_adapter_fifo32.v
│   ├── altera_tse_timing_adapter_fifo8.v
│   ├── altera_tse_top_1000_base_x.ocp
│   ├── altera_tse_top_1000_base_x_strx_gx.ocp
│   ├── altera_tse_top_1000_base_x_strx_gx.v
│   ├── altera_tse_top_1000_base_x.v
│   ├── altera_tse_top_1geth.v
│   ├── altera_tse_top_autoneg.v
│   ├── altera_tse_top_fifoless_1geth.v
│   ├── altera_tse_top_gen_host.ocp
│   ├── altera_tse_top_gen_host.v
│   ├── altera_tse_top_mdio.v
│   ├── altera_tse_top_multi_mac_pcs_gige.v
│   ├── altera_tse_top_multi_mac_pcs.v
│   ├── altera_tse_top_multi_mac.v
│   ├── altera_tse_top_pcs_strx_gx.v
│   ├── altera_tse_top_pcs.v
│   ├── altera_tse_top_rx_converter.v
│   ├── altera_tse_top_rx.v
│   ├── altera_tse_top_sgmii_strx_gx.v
│   ├── altera_tse_top_sgmii.v
│   ├── altera_tse_top_tx_converter.v
│   ├── altera_tse_top_tx.v
│   ├── altera_tse_top_w_fifo_10_100_1000.v
│   ├── altera_tse_top_w_fifo.v
│   ├── altera_tse_top_wo_fifo_10_100_1000.v
│   ├── altera_tse_top_wo_fifo.v
│   ├── altera_tse_tx_converter.v
│   ├── altera_tse_tx_counter_cntl.v
│   ├── altera_tse_tx_encapsulation.v
│   ├── altera_tse_tx_ff_cntrl_32_shift16.v
│   ├── altera_tse_tx_ff_cntrl_32.v
│   ├── altera_tse_tx_ff_cntrl.v
│   ├── altera_tse_tx_ff_length.v
│   ├── altera_tse_tx_ff_read_cntl.v
│   ├── altera_tse_tx_ff.v
│   ├── altera_tse_tx_min_ff.v
│   ├── altera_tse_tx_stat_extract.v
│   ├── altmemddr2_ynbnbsh3_alt_ddrx_controller_wrapper.v
│   ├── altmemddr2_ynbnbsh3_controller_phy.v
│   ├── altmemddr2_ynbnbsh3_example_driver.v
│   ├── altmemddr2_ynbnbsh3_example_top.sdc
│   ├── altmemddr2_ynbnbsh3_example_top.v
│   ├── altmemddr2_ynbnbsh3_ex_lfsr8.v
│   ├── altmemddr2_ynbnbsh3_full_mem_model.v
│   ├── altmemddr2_ynbnbsh3_mem_model.v
│   ├── altmemddr2_ynbnbsh3_phy_alt_mem_phy_pll.v
│   ├── altmemddr2_ynbnbsh3_phy_alt_mem_phy_seq.vhd
│   ├── altmemddr2_ynbnbsh3_phy_alt_mem_phy_seq_wrapper.v
│   ├── altmemddr2_ynbnbsh3_phy_alt_mem_phy.v
│   ├── altmemddr2_ynbnbsh3_phy_ddr_pins.tcl
│   ├── altmemddr2_ynbnbsh3_phy_ddr_timing.sdc
│   ├── altmemddr2_ynbnbsh3_phy_report_timing.tcl
│   ├── altmemddr2_ynbnbsh3_phy.v
│   ├── altmemddr2_ynbnbsh3_pin_assignments.tcl
│   ├── altmemddr2_ynbnbsh3.v
│   ├── alt_mem_phy_defines.v
│   ├── altpll_fn46c4fn.v
│   ├── dummy_master.v
│   ├── triple_speed_ethernet_3ry6ly3p_constraints.sdc
│   ├── triple_speed_ethernet_3ry6ly3p_constraints.tcl
│   ├── triple_speed_ethernet_3ry6ly3p_loopback.v
│   └── triple_speed_ethernet_3ry6ly3p.v
├── qsys_tserd_3c120.qsys
├── qsys_tserd_3c120.sopcinfo
├── readme.txt
├── reg.rout
├── software_examples
│   ├── app
│   │   ├── board_diag
│   │   │   ├── create-this-app
│   │   │   └── readme.txt
│   │   ├── count_binary
│   │   │   ├── create-this-app
│   │   │   └── readme.txt
│   │   ├── hello_alt_main
│   │   │   ├── create-this-app
│   │   │   └── readme.txt
│   │   ├── hello_ucosii
│   │   │   ├── create-this-app
│   │   │   └── readme.txt
│   │   ├── hello_world
│   │   │   ├── create-this-app
│   │   │   └── readme.txt
│   │   ├── hello_world_small
│   │   │   ├── create-this-app
│   │   │   └── readme.txt
│   │   ├── memtest
│   │   │   └── create-this-app
│   │   ├── memtest_small
│   │   │   ├── create-this-app
│   │   │   └── readme.txt
│   │   ├── simple_socket_server_tse_3c120_rgmii
│   │   │   ├── create-this-app
│   │   │   └── tse_my_system.c
│   │   └── web_server_tse_3c120_rgmii
│   │   ├── create-this-app
│   │   └── tse_my_system.c
│   └── bsp
│   ├── hal_default
│   │   └── create-this-bsp
│   ├── hal_reduced_footprint
│   │   └── create-this-bsp
│   ├── ucosii_default
│   │   └── create-this-bsp
│   ├── ucosii_net_tse_3c120_rgmii
│   │   └── create-this-bsp
│   └── ucosii_net_tse_zipfs_3c120_rgmii
│   └── create-this-bsp
├── tserd_3c120.asm.rpt
├── tserd_3c120.done
├── tserd_3c120.fit.rpt
├── tserd_3c120.fit.smsg
├── tserd_3c120.fit.summary
├── tserd_3c120.flow.rpt
├── tserd_3c120.jdi
├── tserd_3c120.map.rpt
├── tserd_3c120.map.smsg
├── tserd_3c120.map.summary
├── tserd_3c120.pin
├── tserd_3c120.qpf
├── tserd_3c120.qsf
├── tserd_3c120.qws
├── tserd_3c120.sdc
├── tserd_3c120.sof
├── tserd_3c120.sta.rpt
├── tserd_3c120.sta.summary
└── tserd_3c120.v

24 directories, 372 files