在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → FPGA通过EMIFA接口和DSP通信

FPGA通过EMIFA接口和DSP通信

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:4.00M
  • 下载次数:19
  • 浏览次数:230
  • 发布时间:2020-08-14
  • 实例类别:一般编程问题
  • 发 布 人:robot666
  • 文件格式:.zip
  • 所需积分:2
 

实例介绍

【实例简介】
FPGA通过EMIFA接口和OMAPL138中DSP端进行通信,通过系统测试。
【实例截图】
【核心代码】
EMIF
└── EMIF
├── EMIF.gise
├── emif_test.bgn
├── emif_test.bit
├── emif_test_bitgen.xwbt
├── emif_test.bld
├── emif_test.cfi
├── emif_test.cmd_log
├── emif_test.drc
├── emif_test_envsettings.html
├── emif_test_guide.ncd
├── emif_test.lso
├── emif_test_map.map
├── emif_test_map.mrp
├── emif_test_map.ncd
├── emif_test_map.ngm
├── emif_test_map.xrpt
├── emif_test.mcs
├── emif_test.ncd
├── emif_test.ngc
├── emif_test.ngd
├── emif_test_ngdbuild.xrpt
├── emif_test.ngr
├── emif_test.pad
├── emif_test_pad.csv
├── emif_test_pad.txt
├── emif_test.par
├── emif_test_par.xrpt
├── emif_test.pcf
├── emif_test.prj
├── emif_test.prm
├── emif_test.ptwx
├── emif_test.stx
├── emif_test_summary.html
├── emif_test_summary.xml
├── emif_test.syr
├── emif_test.twr
├── emif_test.twx
├── emif_test.ucf
├── emif_test.unroutes
├── emif_test_usage.xml
├── emif_test.ut
├── emif_test.xpi
├── emif_test.xst
├── emif_test_xst.xrpt
├── EMIF.xise
├── ipcore_dir
│   ├── blk_mem_gen_ds512.pdf
│   ├── blk_mem_gen_v6_2_readme.txt
│   ├── clk_50_2_100mhz
│   │   ├── clk_50_2_100mhz.ucf
│   │   ├── clk_50_2_100mhz.xdc
│   │   ├── clk_wiz_v3_2_readme.txt
│   │   ├── doc
│   │   │   ├── clk_wiz_ds709.pdf
│   │   │   ├── clk_wiz_gsg521.pdf
│   │   │   ├── clk_wiz_v3_2_readme.txt
│   │   │   └── clk_wiz_v3_2_vinfo.html
│   │   ├── example_design
│   │   │   └── clk_50_2_100mhz_exdes.v
│   │   ├── generate
│   │   │   ├── clk_wiz_v3_2_generate.tcl
│   │   │   ├── clk_wiz_v3_2_model.tcl
│   │   │   └── run_legacy_tcl_flow.tcl
│   │   ├── implement
│   │   │   ├── implement.bat
│   │   │   ├── implement.sh
│   │   │   ├── planAhead_ise.bat
│   │   │   ├── planAhead_ise.sh
│   │   │   ├── planAhead_ise.tcl
│   │   │   ├── planAhead_rdn.bat
│   │   │   ├── planAhead_rdn.sh
│   │   │   ├── planAhead_rdn.tcl
│   │   │   ├── xst.prj
│   │   │   └── xst.scr
│   │   └── simulation
│   │   ├── clk_50_2_100mhz_tb.v
│   │   ├── functional
│   │   │   ├── simcmds.tcl
│   │   │   ├── simulate_isim.bat
│   │   │   ├── simulate_isim.sh
│   │   │   ├── simulate_mti.do
│   │   │   ├── simulate_ncsim.sh
│   │   │   ├── simulate_vcs.sh
│   │   │   ├── ucli_commands.key
│   │   │   ├── vcs_session.tcl
│   │   │   ├── wave.do
│   │   │   └── wave.sv
│   │   └── timing
│   │   ├── clk_50_2_100mhz_tb.v
│   │   ├── sdf_cmd_file
│   │   ├── simulate_mti.do
│   │   ├── simulate_ncsim.sh
│   │   └── wave.do
│   ├── clk_50_2_100mhz.asy
│   ├── clk_50_2_100mhz.ejp
│   ├── clk_50_2_100mhz_exdes.ncf
│   ├── clk_50_2_100mhz_flist.txt
│   ├── clk_50_2_100mhz.gise
│   ├── clk_50_2_100mhz.sym
│   ├── clk_50_2_100mhz.v
│   ├── clk_50_2_100mhz.veo
│   ├── clk_50_2_100mhz.xco
│   ├── clk_50_2_100mhz.xise
│   ├── clk_50_2_100mhz_xmdf.tcl
│   ├── coregen.cgp
│   ├── create_clk_50_2_100mhz.tcl
│   ├── create_dpram.tcl
│   ├── dpram.asy
│   ├── dpram_flist.txt
│   ├── dpram.gise
│   ├── dpram.ncf
│   ├── dpram.ngc
│   ├── dpram_ste
│   │   ├── example_design
│   │   │   ├── bmg_wrapper.vhd
│   │   │   ├── dpram_top.ucf
│   │   │   ├── dpram_top.vhd
│   │   │   └── dpram_top.xdc
│   │   └── implement
│   │   ├── implement.sh
│   │   ├── planAhead_rdn.bat
│   │   ├── planAhead_rdn.sh
│   │   ├── planAhead_rdn.tcl
│   │   ├── xst.prj
│   │   └── xst.scr
│   ├── dpram.sym
│   ├── dpram.v
│   ├── dpram.veo
│   ├── dpram.xco
│   ├── dpram.xise
│   ├── dpram_xmdf.tcl
│   ├── edit_dpram.tcl
│   ├── summary.log
│   ├── tmp
│   │   ├── _cg
│   │   │   ├── _dbg
│   │   │   │   ├── xil_289.in
│   │   │   │   └── xil_289.out
│   │   │   └── summary.log
│   │   ├── customization_gui.0.694914167605.out
│   │   ├── dpram.lso
│   │   └── _xmsgs
│   │   ├── ngcbuild.xmsgs
│   │   ├── pn_parser.xmsgs
│   │   └── xst.xmsgs
│   └── _xmsgs
│   ├── cg.xmsgs
│   └── pn_parser.xmsgs
├── iseconfig
│   ├── EMIF.projectmgr
│   └── emif_test.xreport
├── _ngo
│   └── netlist.lst
├── out
│   └── emif_test.bit
├── pa.fromHdl.tcl
├── pa.fromNetlist.tcl
├── par_usage_statistics.html
├── planAhead.ngc2edif.log
├── readme.txt
├── rtl
│   └── emif_test.v
├── usage_statistics_webtalk.html
├── webtalk.log
├── webtalk_pn.xml
├── xlnx_auto_0_xdb
│   └── cst.xbcd
├── _xmsgs
│   ├── bitgen.xmsgs
│   ├── map.xmsgs
│   ├── ngdbuild.xmsgs
│   ├── par.xmsgs
│   ├── pn_parser.xmsgs
│   ├── trce.xmsgs
│   └── xst.xmsgs
└── xst
└── work
├── work.sdbl
└── work.sdbx

26 directories, 154 files

标签:

实例下载地址

FPGA通过EMIFA接口和DSP通信

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警