在好例子网，分享、交流、成长！
您当前所在位置：首页 → Others 开发实例 → 一般编程问题 → DSP6713程序

DSP6713程序

一般编程问题

下载此实例
  • 开发语言：Others
  • 实例大小：12.67M
  • 下载次数：4
  • 浏览次数：179
  • 发布时间：2020-08-06
  • 实例类别：一般编程问题
  • 发 布 人：robot666
  • 文件格式：.rar
  • 所需积分：2
 
网友评论 举报投诉 收藏该页

实例介绍

【实例简介】
TMS320C6713配置代码，适合初学者
【实例截图】
【核心代码】
dsp
└── dsp
├── FLASH_test
│   ├── cc_build_Debug.log
│   ├── db
│   │   ├── altsyncram_2qi2.tdf
│   │   ├── cmpr_50i.tdf
│   │   ├── cntr_3tf.tdf
│   │   ├── cntr_4kg.tdf
│   │   ├── cntr_7jf.tdf
│   │   ├── cntr_7qe.tdf
│   │   ├── cntr_hph.tdf
│   │   ├── decode_cpi.tdf
│   │   ├── FPGA.(0).cnf.cdb
│   │   ├── FPGA.(0).cnf.hdb
│   │   ├── FPGA.(10).cnf.cdb
│   │   ├── FPGA.(10).cnf.hdb
│   │   ├── FPGA.(11).cnf.cdb
│   │   ├── FPGA.(11).cnf.hdb
│   │   ├── FPGA.(12).cnf.cdb
│   │   ├── FPGA.(12).cnf.hdb
│   │   ├── FPGA.(13).cnf.cdb
│   │   ├── FPGA.(13).cnf.hdb
│   │   ├── FPGA.(14).cnf.cdb
│   │   ├── FPGA.(14).cnf.hdb
│   │   ├── FPGA.(15).cnf.cdb
│   │   ├── FPGA.(15).cnf.hdb
│   │   ├── FPGA.(16).cnf.cdb
│   │   ├── FPGA.(16).cnf.hdb
│   │   ├── FPGA.(17).cnf.cdb
│   │   ├── FPGA.(17).cnf.hdb
│   │   ├── FPGA.(18).cnf.cdb
│   │   ├── FPGA.(18).cnf.hdb
│   │   ├── FPGA.(19).cnf.cdb
│   │   ├── FPGA.(19).cnf.hdb
│   │   ├── FPGA.(1).cnf.cdb
│   │   ├── FPGA.(1).cnf.hdb
│   │   ├── FPGA.(20).cnf.cdb
│   │   ├── FPGA.(20).cnf.hdb
│   │   ├── FPGA.(21).cnf.cdb
│   │   ├── FPGA.(21).cnf.hdb
│   │   ├── FPGA.(22).cnf.cdb
│   │   ├── FPGA.(22).cnf.hdb
│   │   ├── FPGA.(23).cnf.cdb
│   │   ├── FPGA.(23).cnf.hdb
│   │   ├── FPGA.(24).cnf.cdb
│   │   ├── FPGA.(24).cnf.hdb
│   │   ├── FPGA.(25).cnf.cdb
│   │   ├── FPGA.(25).cnf.hdb
│   │   ├── FPGA.(26).cnf.cdb
│   │   ├── FPGA.(26).cnf.hdb
│   │   ├── FPGA.(27).cnf.cdb
│   │   ├── FPGA.(27).cnf.hdb
│   │   ├── FPGA.(28).cnf.cdb
│   │   ├── FPGA.(28).cnf.hdb
│   │   ├── FPGA.(29).cnf.cdb
│   │   ├── FPGA.(29).cnf.hdb
│   │   ├── FPGA.(2).cnf.cdb
│   │   ├── FPGA.(2).cnf.hdb
│   │   ├── FPGA.(30).cnf.cdb
│   │   ├── FPGA.(30).cnf.hdb
│   │   ├── FPGA.(31).cnf.cdb
│   │   ├── FPGA.(31).cnf.hdb
│   │   ├── FPGA.(32).cnf.cdb
│   │   ├── FPGA.(32).cnf.hdb
│   │   ├── FPGA.(33).cnf.cdb
│   │   ├── FPGA.(33).cnf.hdb
│   │   ├── FPGA.(34).cnf.cdb
│   │   ├── FPGA.(34).cnf.hdb
│   │   ├── FPGA.(35).cnf.cdb
│   │   ├── FPGA.(35).cnf.hdb
│   │   ├── FPGA.(36).cnf.cdb
│   │   ├── FPGA.(36).cnf.hdb
│   │   ├── FPGA.(37).cnf.cdb
│   │   ├── FPGA.(37).cnf.hdb
│   │   ├── FPGA.(38).cnf.cdb
│   │   ├── FPGA.(38).cnf.hdb
│   │   ├── FPGA.(39).cnf.cdb
│   │   ├── FPGA.(39).cnf.hdb
│   │   ├── FPGA.(3).cnf.cdb
│   │   ├── FPGA.(3).cnf.hdb
│   │   ├── FPGA.(40).cnf.cdb
│   │   ├── FPGA.(40).cnf.hdb
│   │   ├── FPGA.(41).cnf.cdb
│   │   ├── FPGA.(41).cnf.hdb
│   │   ├── FPGA.(42).cnf.cdb
│   │   ├── FPGA.(42).cnf.hdb
│   │   ├── FPGA.(43).cnf.cdb
│   │   ├── FPGA.(43).cnf.hdb
│   │   ├── FPGA.(44).cnf.cdb
│   │   ├── FPGA.(44).cnf.hdb
│   │   ├── FPGA.(4).cnf.cdb
│   │   ├── FPGA.(4).cnf.hdb
│   │   ├── FPGA.(5).cnf.cdb
│   │   ├── FPGA.(5).cnf.hdb
│   │   ├── FPGA.(6).cnf.cdb
│   │   ├── FPGA.(6).cnf.hdb
│   │   ├── FPGA.(7).cnf.cdb
│   │   ├── FPGA.(7).cnf.hdb
│   │   ├── FPGA.(8).cnf.cdb
│   │   ├── FPGA.(8).cnf.hdb
│   │   ├── FPGA.(9).cnf.cdb
│   │   ├── FPGA.(9).cnf.hdb
│   │   ├── FPGA.asm_labs.ddb
│   │   ├── FPGA.asm.qmsg
│   │   ├── FPGA.cbx.xml
│   │   ├── FPGA.cmp0.ddb
│   │   ├── FPGA.cmp2.ddb
│   │   ├── FPGA.cmp.cdb
│   │   ├── FPGA.cmp.hdb
│   │   ├── FPGA.cmp.kpt
│   │   ├── FPGA.cmp.logdb
│   │   ├── FPGA.cmp.rdb
│   │   ├── FPGA.cmp.tdb
│   │   ├── FPGA.db_info
│   │   ├── FPGA.dbp
│   │   ├── FPGA.eco.cdb
│   │   ├── FPGA.fit.qmsg
│   │   ├── FPGA.hier_info
│   │   ├── FPGA.hif
│   │   ├── FPGA.map.cdb
│   │   ├── FPGA.map.hdb
│   │   ├── FPGA.map.logdb
│   │   ├── FPGA.map.qmsg
│   │   ├── FPGA.pre_map.cdb
│   │   ├── FPGA.pre_map.hdb
│   │   ├── FPGA.psp
│   │   ├── FPGA.rtlv.hdb
│   │   ├── FPGA.rtlv_sg.cdb
│   │   ├── FPGA.rtlv_sg_swap.cdb
│   │   ├── FPGA.sgdiff.cdb
│   │   ├── FPGA.sgdiff.hdb
│   │   ├── FPGA.signalprobe.cdb
│   │   ├── FPGA.sld_design_entry_dsc.sci
│   │   ├── FPGA.sld_design_entry.sci
│   │   ├── FPGA.syn_hier_info
│   │   └── FPGA.tan.qmsg
│   ├── Debug
│   │   ├── FLASH_test.func_info
│   │   ├── FLASH_test.map
│   │   ├── FLASH_test.obj
│   │   └── FLASH_test.out
│   ├── Debug.lkf
│   ├── FLASH_test.c
│   ├── FLASH_test.cmd
│   ├── FLASH_test.CS_
│   │   ├── FILE.CDX
│   │   ├── FILE.DBF
│   │   ├── FILE.FPT
│   │   ├── SYMBOL.CDX
│   │   ├── SYMBOL.DBF
│   │   └── SYMBOL.FPT
│   ├── FLASH_test.paf2
│   ├── FLASH_test.pjt
│   ├── FLASH_test.sbl
│   ├── FPGA.asm.rpt
│   ├── FPGA.cdf
│   ├── FPGA.done
│   ├── FPGA.dpf
│   ├── FPGA.fit.rpt
│   ├── FPGA.fit.smsg
│   ├── FPGA.fit.summary
│   ├── FPGA.flow.rpt
│   ├── FPGA.map.rpt
│   ├── FPGA.map.summary
│   ├── FPGA.pin
│   ├── FPGA.pof
│   ├── FPGA.qpf
│   ├── FPGA.qsf
│   ├── FPGA.qws
│   ├── FPGA.sof
│   ├── FPGA.tan.rpt
│   ├── FPGA.tan.summary
│   ├── FPGA.ttf
│   ├── FPGA.v
│   ├── reg6713.h
│   └── stp1.stp
├── FPGA_SRAM_test
│   ├── cc_build_Debug.log
│   ├── db
│   │   ├── altsyncram_isi2.tdf
│   │   ├── altsyncram_ksi2.tdf
│   │   ├── altsyncram_l5a1.tdf
│   │   ├── altsyncram_msi2.tdf
│   │   ├── cmpr_50i.tdf
│   │   ├── cntr_3tf.tdf
│   │   ├── cntr_4kg.tdf
│   │   ├── cntr_7jf.tdf
│   │   ├── cntr_hph.tdf
│   │   ├── cntr_hre.tdf
│   │   ├── cntr_ire.tdf
│   │   ├── cntr_jre.tdf
│   │   ├── decode_cpi.tdf
│   │   ├── FPGA.(0).cnf.cdb
│   │   ├── FPGA.(0).cnf.hdb
│   │   ├── FPGA.(10).cnf.cdb
│   │   ├── FPGA.(10).cnf.hdb
│   │   ├── FPGA.(11).cnf.cdb
│   │   ├── FPGA.(11).cnf.hdb
│   │   ├── FPGA.(12).cnf.cdb
│   │   ├── FPGA.(12).cnf.hdb
│   │   ├── FPGA.(13).cnf.cdb
│   │   ├── FPGA.(13).cnf.hdb
│   │   ├── FPGA.(14).cnf.cdb
│   │   ├── FPGA.(14).cnf.hdb
│   │   ├── FPGA.(15).cnf.cdb
│   │   ├── FPGA.(15).cnf.hdb
│   │   ├── FPGA.(16).cnf.cdb
│   │   ├── FPGA.(16).cnf.hdb
│   │   ├── FPGA.(17).cnf.cdb
│   │   ├── FPGA.(17).cnf.hdb
│   │   ├── FPGA.(18).cnf.cdb
│   │   ├── FPGA.(18).cnf.hdb
│   │   ├── FPGA.(19).cnf.cdb
│   │   ├── FPGA.(19).cnf.hdb
│   │   ├── FPGA.(1).cnf.cdb
│   │   ├── FPGA.(1).cnf.hdb
│   │   ├── FPGA.(20).cnf.cdb
│   │   ├── FPGA.(20).cnf.hdb
│   │   ├── FPGA.(21).cnf.cdb
│   │   ├── FPGA.(21).cnf.hdb
│   │   ├── FPGA.(22).cnf.cdb
│   │   ├── FPGA.(22).cnf.hdb
│   │   ├── FPGA.(23).cnf.cdb
│   │   ├── FPGA.(23).cnf.hdb
│   │   ├── FPGA.(24).cnf.cdb
│   │   ├── FPGA.(24).cnf.hdb
│   │   ├── FPGA.(25).cnf.cdb
│   │   ├── FPGA.(25).cnf.hdb
│   │   ├── FPGA.(26).cnf.cdb
│   │   ├── FPGA.(26).cnf.hdb
│   │   ├── FPGA.(27).cnf.cdb
│   │   ├── FPGA.(27).cnf.hdb
│   │   ├── FPGA.(28).cnf.cdb
│   │   ├── FPGA.(28).cnf.hdb
│   │   ├── FPGA.(29).cnf.cdb
│   │   ├── FPGA.(29).cnf.hdb
│   │   ├── FPGA.(2).cnf.cdb
│   │   ├── FPGA.(2).cnf.hdb
│   │   ├── FPGA.(30).cnf.cdb
│   │   ├── FPGA.(30).cnf.hdb
│   │   ├── FPGA.(31).cnf.cdb
│   │   ├── FPGA.(31).cnf.hdb
│   │   ├── FPGA.(32).cnf.cdb
│   │   ├── FPGA.(32).cnf.hdb
│   │   ├── FPGA.(33).cnf.cdb
│   │   ├── FPGA.(33).cnf.hdb
│   │   ├── FPGA.(34).cnf.cdb
│   │   ├── FPGA.(34).cnf.hdb
│   │   ├── FPGA.(35).cnf.cdb
│   │   ├── FPGA.(35).cnf.hdb
│   │   ├── FPGA.(36).cnf.cdb
│   │   ├── FPGA.(36).cnf.hdb
│   │   ├── FPGA.(37).cnf.cdb
│   │   ├── FPGA.(37).cnf.hdb
│   │   ├── FPGA.(38).cnf.cdb
│   │   ├── FPGA.(38).cnf.hdb
│   │   ├── FPGA.(39).cnf.cdb
│   │   ├── FPGA.(39).cnf.hdb
│   │   ├── FPGA.(3).cnf.cdb
│   │   ├── FPGA.(3).cnf.hdb
│   │   ├── FPGA.(40).cnf.cdb
│   │   ├── FPGA.(40).cnf.hdb
│   │   ├── FPGA.(41).cnf.cdb
│   │   ├── FPGA.(41).cnf.hdb
│   │   ├── FPGA.(42).cnf.cdb
│   │   ├── FPGA.(42).cnf.hdb
│   │   ├── FPGA.(43).cnf.cdb
│   │   ├── FPGA.(43).cnf.hdb
│   │   ├── FPGA.(44).cnf.cdb
│   │   ├── FPGA.(44).cnf.hdb
│   │   ├── FPGA.(45).cnf.cdb
│   │   ├── FPGA.(45).cnf.hdb
│   │   ├── FPGA.(46).cnf.cdb
│   │   ├── FPGA.(46).cnf.hdb
│   │   ├── FPGA.(47).cnf.cdb
│   │   ├── FPGA.(47).cnf.hdb
│   │   ├── FPGA.(48).cnf.cdb
│   │   ├── FPGA.(48).cnf.hdb
│   │   ├── FPGA.(49).cnf.cdb
│   │   ├── FPGA.(49).cnf.hdb
│   │   ├── FPGA.(4).cnf.cdb
│   │   ├── FPGA.(4).cnf.hdb
│   │   ├── FPGA.(50).cnf.cdb
│   │   ├── FPGA.(50).cnf.hdb
│   │   ├── FPGA.(51).cnf.cdb
│   │   ├── FPGA.(51).cnf.hdb
│   │   ├── FPGA.(52).cnf.cdb
│   │   ├── FPGA.(52).cnf.hdb
│   │   ├── FPGA.(53).cnf.cdb
│   │   ├── FPGA.(53).cnf.hdb
│   │   ├── FPGA.(54).cnf.cdb
│   │   ├── FPGA.(54).cnf.hdb
│   │   ├── FPGA.(55).cnf.cdb
│   │   ├── FPGA.(55).cnf.hdb
│   │   ├── FPGA.(56).cnf.cdb
│   │   ├── FPGA.(56).cnf.hdb
│   │   ├── FPGA.(57).cnf.cdb
│   │   ├── FPGA.(57).cnf.hdb
│   │   ├── FPGA.(58).cnf.cdb
│   │   ├── FPGA.(58).cnf.hdb
│   │   ├── FPGA.(59).cnf.cdb
│   │   ├── FPGA.(59).cnf.hdb
│   │   ├── FPGA.(5).cnf.cdb
│   │   ├── FPGA.(5).cnf.hdb
│   │   ├── FPGA.(60).cnf.cdb
│   │   ├── FPGA.(60).cnf.hdb
│   │   ├── FPGA.(61).cnf.cdb
│   │   ├── FPGA.(61).cnf.hdb
│   │   ├── FPGA.(62).cnf.cdb
│   │   ├── FPGA.(62).cnf.hdb
│   │   ├── FPGA.(63).cnf.cdb
│   │   ├── FPGA.(63).cnf.hdb
│   │   ├── FPGA.(64).cnf.cdb
│   │   ├── FPGA.(64).cnf.hdb
│   │   ├── FPGA.(65).cnf.cdb
│   │   ├── FPGA.(65).cnf.hdb
│   │   ├── FPGA.(66).cnf.cdb
│   │   ├── FPGA.(66).cnf.hdb
│   │   ├── FPGA.(67).cnf.cdb
│   │   ├── FPGA.(67).cnf.hdb
│   │   ├── FPGA.(68).cnf.cdb
│   │   ├── FPGA.(68).cnf.hdb
│   │   ├── FPGA.(69).cnf.cdb
│   │   ├── FPGA.(69).cnf.hdb
│   │   ├── FPGA.(6).cnf.cdb
│   │   ├── FPGA.(6).cnf.hdb
│   │   ├── FPGA.(7).cnf.cdb
│   │   ├── FPGA.(7).cnf.hdb
│   │   ├── FPGA.(8).cnf.cdb
│   │   ├── FPGA.(8).cnf.hdb
│   │   ├── FPGA.(9).cnf.cdb
│   │   ├── FPGA.(9).cnf.hdb
│   │   ├── FPGA.asm_labs.ddb
│   │   ├── FPGA.asm.qmsg
│   │   ├── FPGA.cbx.xml
│   │   ├── FPGA.cmp0.ddb
│   │   ├── FPGA.cmp2.ddb
│   │   ├── FPGA.cmp.cdb
│   │   ├── FPGA.cmp.hdb
│   │   ├── FPGA.cmp.kpt
│   │   ├── FPGA.cmp.logdb
│   │   ├── FPGA.cmp.rdb
│   │   ├── FPGA.cmp.tdb
│   │   ├── FPGA.db_info
│   │   ├── FPGA.dbp
│   │   ├── FPGA.eco.cdb
│   │   ├── FPGA.eds_overflow
│   │   ├── FPGA.fit.qmsg
│   │   ├── FPGA.hier_info
│   │   ├── FPGA.hif
│   │   ├── FPGA.map.cdb
│   │   ├── FPGA.map.hdb
│   │   ├── FPGA.map.logdb
│   │   ├── FPGA.map.qmsg
│   │   ├── FPGA.pre_map.cdb
│   │   ├── FPGA.pre_map.hdb
│   │   ├── FPGA.psp
│   │   ├── FPGA.rtlv.hdb
│   │   ├── FPGA.rtlv_sg.cdb
│   │   ├── FPGA.rtlv_sg_swap.cdb
│   │   ├── FPGA.sgdiff.cdb
│   │   ├── FPGA.sgdiff.hdb
│   │   ├── FPGA.signalprobe.cdb
│   │   ├── FPGA.sim.hdb
│   │   ├── FPGA.sim.qmsg
│   │   ├── FPGA.sim.rdb
│   │   ├── FPGA.sim.vwf
│   │   ├── FPGA.sld_design_entry_dsc.sci
│   │   ├── FPGA.sld_design_entry.sci
│   │   ├── FPGA.syn_hier_info
│   │   ├── FPGA.tan.qmsg
│   │   └── wed.zsf
│   ├── Debug
│   │   ├── FPGA_test.map
│   │   ├── FPGA_test.obj
│   │   └── FPGA_test.out
│   ├── Debug.lkf
│   ├── FPGA
│   │   ├── db
│   │   │   ├── altsyncram_j4a1.tdf
│   │   │   ├── FPGA.(0).cnf.cdb
│   │   │   ├── FPGA.(0).cnf.hdb
│   │   │   ├── FPGA.(1).cnf.cdb
│   │   │   ├── FPGA.(1).cnf.hdb
│   │   │   ├── FPGA.(2).cnf.cdb
│   │   │   ├── FPGA.(2).cnf.hdb
│   │   │   ├── FPGA.(3).cnf.cdb
│   │   │   ├── FPGA.(3).cnf.hdb
│   │   │   ├── FPGA.asm_labs.ddb
│   │   │   ├── FPGA.asm.qmsg
│   │   │   ├── FPGA.cbx.xml
│   │   │   ├── FPGA.cmp0.ddb
│   │   │   ├── FPGA.cmp2.ddb
│   │   │   ├── FPGA.cmp.cdb
│   │   │   ├── FPGA.cmp.hdb
│   │   │   ├── FPGA.cmp.kpt
│   │   │   ├── FPGA.cmp.logdb
│   │   │   ├── FPGA.cmp.rdb
│   │   │   ├── FPGA.cmp.tdb
│   │   │   ├── FPGA.db_info
│   │   │   ├── FPGA.dbp
│   │   │   ├── FPGA.eco.cdb
│   │   │   ├── FPGA.fit.qmsg
│   │   │   ├── FPGA.hier_info
│   │   │   ├── FPGA.hif
│   │   │   ├── FPGA.map.cdb
│   │   │   ├── FPGA.map.hdb
│   │   │   ├── FPGA.map.logdb
│   │   │   ├── FPGA.map.qmsg
│   │   │   ├── FPGA.pre_map.cdb
│   │   │   ├── FPGA.pre_map.hdb
│   │   │   ├── FPGA.psp
│   │   │   ├── FPGA.rtlv.hdb
│   │   │   ├── FPGA.rtlv_sg.cdb
│   │   │   ├── FPGA.rtlv_sg_swap.cdb
│   │   │   ├── FPGA.sgdiff.cdb
│   │   │   ├── FPGA.sgdiff.hdb
│   │   │   ├── FPGA.signalprobe.cdb
│   │   │   ├── FPGA.sld_design_entry_dsc.sci
│   │   │   ├── FPGA.sld_design_entry.sci
│   │   │   ├── FPGA.syn_hier_info
│   │   │   ├── FPGA.tan.qmsg
│   │   │   └── wed.zsf
│   │   ├── FPGA.asm.rpt
│   │   ├── FPGA.cdf
│   │   ├── FPGA.done
│   │   ├── FPGA.dpf
│   │   ├── FPGA.fit.rpt
│   │   ├── FPGA.fit.smsg
│   │   ├── FPGA.fit.summary
│   │   ├── FPGA.flow.rpt
│   │   ├── FPGA.map.rpt
│   │   ├── FPGA.map.smsg
│   │   ├── FPGA.map.summary
│   │   ├── FPGA.pin
│   │   ├── FPGA.pof
│   │   ├── FPGA.qpf
│   │   ├── FPGA.qsf
│   │   ├── FPGA.qws
│   │   ├── FPGA.sim.rpt
│   │   ├── FPGA.sof
│   │   ├── FPGA.tan.rpt
│   │   ├── FPGA.tan.summary
│   │   ├── FPGA.tcl
│   │   ├── FPGA_test.CS_
│   │   │   ├── FILE.CDX
│   │   │   ├── FILE.DBF
│   │   │   ├── FILE.FPT
│   │   │   ├── SYMBOL.CDX
│   │   │   ├── SYMBOL.DBF
│   │   │   └── SYMBOL.FPT
│   │   ├── FPGA.ttf
│   │   ├── FPGA.v
│   │   ├── FPGA.vwf
│   │   ├── RAM64_bb.v
│   │   ├── RAM64.inc
│   │   └── RAM64.v
│   ├── fpga_address.h
│   ├── FPGAInitialize.h
│   ├── FPGA_test.c
│   ├── FPGA_test.cmd
│   ├── FPGA_test.CS_
│   │   ├── FILE.CDX
│   │   ├── FILE.DBF
│   │   ├── FILE.FPT
│   │   ├── SYMBOL.CDX
│   │   ├── SYMBOL.DBF
│   │   └── SYMBOL.FPT
│   ├── FPGA_test.paf2
│   ├── FPGA_test.pjt
│   ├── FPGA_test.sbl
│   ├── reg6713.h
│   ├── stp1.stp
│   └── undo_redo.txt
├── FPGA_test
│   ├── cc_build_Debug.log
│   ├── db
│   │   ├── altsyncram_isi2.tdf
│   │   ├── altsyncram_ksi2.tdf
│   │   ├── altsyncram_l5a1.tdf
│   │   ├── altsyncram_msi2.tdf
│   │   ├── cmpr_50i.tdf
│   │   ├── cntr_3tf.tdf
│   │   ├── cntr_4kg.tdf
│   │   ├── cntr_7jf.tdf
│   │   ├── cntr_hph.tdf
│   │   ├── cntr_hre.tdf
│   │   ├── cntr_ire.tdf
│   │   ├── cntr_jre.tdf
│   │   ├── decode_cpi.tdf
│   │   ├── FPGA.(0).cnf.cdb
│   │   ├── FPGA.(0).cnf.hdb
│   │   ├── FPGA.(10).cnf.cdb
│   │   ├── FPGA.(10).cnf.hdb
│   │   ├── FPGA.(11).cnf.cdb
│   │   ├── FPGA.(11).cnf.hdb
│   │   ├── FPGA.(12).cnf.cdb
│   │   ├── FPGA.(12).cnf.hdb
│   │   ├── FPGA.(13).cnf.cdb
│   │   ├── FPGA.(13).cnf.hdb
│   │   ├── FPGA.(14).cnf.cdb
│   │   ├── FPGA.(14).cnf.hdb
│   │   ├── FPGA.(15).cnf.cdb
│   │   ├── FPGA.(15).cnf.hdb
│   │   ├── FPGA.(16).cnf.cdb
│   │   ├── FPGA.(16).cnf.hdb
│   │   ├── FPGA.(17).cnf.cdb
│   │   ├── FPGA.(17).cnf.hdb
│   │   ├── FPGA.(18).cnf.cdb
│   │   ├── FPGA.(18).cnf.hdb
│   │   ├── FPGA.(19).cnf.cdb
│   │   ├── FPGA.(19).cnf.hdb
│   │   ├── FPGA.(1).cnf.cdb
│   │   ├── FPGA.(1).cnf.hdb
│   │   ├── FPGA.(20).cnf.cdb
│   │   ├── FPGA.(20).cnf.hdb
│   │   ├── FPGA.(21).cnf.cdb
│   │   ├── FPGA.(21).cnf.hdb
│   │   ├── FPGA.(22).cnf.cdb
│   │   ├── FPGA.(22).cnf.hdb
│   │   ├── FPGA.(23).cnf.cdb
│   │   ├── FPGA.(23).cnf.hdb
│   │   ├── FPGA.(24).cnf.cdb
│   │   ├── FPGA.(24).cnf.hdb
│   │   ├── FPGA.(25).cnf.cdb
│   │   ├── FPGA.(25).cnf.hdb
│   │   ├── FPGA.(26).cnf.cdb
│   │   ├── FPGA.(26).cnf.hdb
│   │   ├── FPGA.(27).cnf.cdb
│   │   ├── FPGA.(27).cnf.hdb
│   │   ├── FPGA.(28).cnf.cdb
│   │   ├── FPGA.(28).cnf.hdb
│   │   ├── FPGA.(29).cnf.cdb
│   │   ├── FPGA.(29).cnf.hdb
│   │   ├── FPGA.(2).cnf.cdb
│   │   ├── FPGA.(2).cnf.hdb
│   │   ├── FPGA.(30).cnf.cdb
│   │   ├── FPGA.(30).cnf.hdb
│   │   ├── FPGA.(31).cnf.cdb
│   │   ├── FPGA.(31).cnf.hdb
│   │   ├── FPGA.(32).cnf.cdb
│   │   ├── FPGA.(32).cnf.hdb
│   │   ├── FPGA.(33).cnf.cdb
│   │   ├── FPGA.(33).cnf.hdb
│   │   ├── FPGA.(34).cnf.cdb
│   │   ├── FPGA.(34).cnf.hdb
│   │   ├── FPGA.(35).cnf.cdb
│   │   ├── FPGA.(35).cnf.hdb
│   │   ├── FPGA.(36).cnf.cdb
│   │   ├── FPGA.(36).cnf.hdb
│   │   ├── FPGA.(37).cnf.cdb
│   │   ├── FPGA.(37).cnf.hdb
│   │   ├── FPGA.(38).cnf.cdb
│   │   ├── FPGA.(38).cnf.hdb
│   │   ├── FPGA.(39).cnf.cdb
│   │   ├── FPGA.(39).cnf.hdb
│   │   ├── FPGA.(3).cnf.cdb
│   │   ├── FPGA.(3).cnf.hdb
│   │   ├── FPGA.(40).cnf.cdb
│   │   ├── FPGA.(40).cnf.hdb
│   │   ├── FPGA.(41).cnf.cdb
│   │   ├── FPGA.(41).cnf.hdb
│   │   ├── FPGA.(42).cnf.cdb
│   │   ├── FPGA.(42).cnf.hdb
│   │   ├── FPGA.(43).cnf.cdb
│   │   ├── FPGA.(43).cnf.hdb
│   │   ├── FPGA.(44).cnf.cdb
│   │   ├── FPGA.(44).cnf.hdb
│   │   ├── FPGA.(45).cnf.cdb
│   │   ├── FPGA.(45).cnf.hdb
│   │   ├── FPGA.(46).cnf.cdb
│   │   ├── FPGA.(46).cnf.hdb
│   │   ├── FPGA.(47).cnf.cdb
│   │   ├── FPGA.(47).cnf.hdb
│   │   ├── FPGA.(48).cnf.cdb
│   │   ├── FPGA.(48).cnf.hdb
│   │   ├── FPGA.(49).cnf.cdb
│   │   ├── FPGA.(49).cnf.hdb
│   │   ├── FPGA.(4).cnf.cdb
│   │   ├── FPGA.(4).cnf.hdb
│   │   ├── FPGA.(50).cnf.cdb
│   │   ├── FPGA.(50).cnf.hdb
│   │   ├── FPGA.(51).cnf.cdb
│   │   ├── FPGA.(51).cnf.hdb
│   │   ├── FPGA.(52).cnf.cdb
│   │   ├── FPGA.(52).cnf.hdb
│   │   ├── FPGA.(53).cnf.cdb
│   │   ├── FPGA.(53).cnf.hdb
│   │   ├── FPGA.(54).cnf.cdb
│   │   ├── FPGA.(54).cnf.hdb
│   │   ├── FPGA.(55).cnf.cdb
│   │   ├── FPGA.(55).cnf.hdb
│   │   ├── FPGA.(56).cnf.cdb
│   │   ├── FPGA.(56).cnf.hdb
│   │   ├── FPGA.(57).cnf.cdb
│   │   ├── FPGA.(57).cnf.hdb
│   │   ├── FPGA.(58).cnf.cdb
│   │   ├── FPGA.(58).cnf.hdb
│   │   ├── FPGA.(59).cnf.cdb
│   │   ├── FPGA.(59).cnf.hdb
│   │   ├── FPGA.(5).cnf.cdb
│   │   ├── FPGA.(5).cnf.hdb
│   │   ├── FPGA.(60).cnf.cdb
│   │   ├── FPGA.(60).cnf.hdb
│   │   ├── FPGA.(61).cnf.cdb
│   │   ├── FPGA.(61).cnf.hdb
│   │   ├── FPGA.(62).cnf.cdb
│   │   ├── FPGA.(62).cnf.hdb
│   │   ├── FPGA.(63).cnf.cdb
│   │   ├── FPGA.(63).cnf.hdb
│   │   ├── FPGA.(64).cnf.cdb
│   │   ├── FPGA.(64).cnf.hdb
│   │   ├── FPGA.(65).cnf.cdb
│   │   ├── FPGA.(65).cnf.hdb
│   │   ├── FPGA.(66).cnf.cdb
│   │   ├── FPGA.(66).cnf.hdb
│   │   ├── FPGA.(67).cnf.cdb
│   │   ├── FPGA.(67).cnf.hdb
│   │   ├── FPGA.(68).cnf.cdb
│   │   ├── FPGA.(68).cnf.hdb
│   │   ├── FPGA.(69).cnf.cdb
│   │   ├── FPGA.(69).cnf.hdb
│   │   ├── FPGA.(6).cnf.cdb
│   │   ├── FPGA.(6).cnf.hdb
│   │   ├── FPGA.(7).cnf.cdb
│   │   ├── FPGA.(7).cnf.hdb
│   │   ├── FPGA.(8).cnf.cdb
│   │   ├── FPGA.(8).cnf.hdb
│   │   ├── FPGA.(9).cnf.cdb
│   │   ├── FPGA.(9).cnf.hdb
│   │   ├── FPGA.asm_labs.ddb
│   │   ├── FPGA.asm.qmsg
│   │   ├── FPGA.cbx.xml
│   │   ├── FPGA.cmp0.ddb
│   │   ├── FPGA.cmp2.ddb
│   │   ├── FPGA.cmp.cdb
│   │   ├── FPGA.cmp.hdb
│   │   ├── FPGA.cmp.kpt
│   │   ├── FPGA.cmp.logdb
│   │   ├── FPGA.cmp.rdb
│   │   ├── FPGA.cmp.tdb
│   │   ├── FPGA.db_info
│   │   ├── FPGA.dbp
│   │   ├── FPGA.eco.cdb
│   │   ├── FPGA.eds_overflow
│   │   ├── FPGA.fit.qmsg
│   │   ├── FPGA.hier_info
│   │   ├── FPGA.hif
│   │   ├── FPGA.map.cdb
│   │   ├── FPGA.map.hdb
│   │   ├── FPGA.map.logdb
│   │   ├── FPGA.map.qmsg
│   │   ├── FPGA.pre_map.cdb
│   │   ├── FPGA.pre_map.hdb
│   │   ├── FPGA.psp
│   │   ├── FPGA.rtlv.hdb
│   │   ├── FPGA.rtlv_sg.cdb
│   │   ├── FPGA.rtlv_sg_swap.cdb
│   │   ├── FPGA.sgdiff.cdb
│   │   ├── FPGA.sgdiff.hdb
│   │   ├── FPGA.signalprobe.cdb
│   │   ├── FPGA.sim.hdb
│   │   ├── FPGA.sim.qmsg
│   │   ├── FPGA.sim.rdb
│   │   ├── FPGA.sim.vwf
│   │   ├── FPGA.sld_design_entry_dsc.sci
│   │   ├── FPGA.sld_design_entry.sci
│   │   ├── FPGA.syn_hier_info
│   │   ├── FPGA.tan.qmsg
│   │   └── wed.zsf
│   ├── Debug
│   │   ├── FPGA_test.map
│   │   ├── FPGA_test.obj
│   │   └── FPGA_test.out
│   ├── Debug.lkf
│   ├── FPGA
│   │   ├── db
│   │   │   ├── altsyncram_j4a1.tdf
│   │   │   ├── FPGA.(0).cnf.cdb
│   │   │   ├── FPGA.(0).cnf.hdb
│   │   │   ├── FPGA.(1).cnf.cdb
│   │   │   ├── FPGA.(1).cnf.hdb
│   │   │   ├── FPGA.(2).cnf.cdb
│   │   │   ├── FPGA.(2).cnf.hdb
│   │   │   ├── FPGA.(3).cnf.cdb
│   │   │   ├── FPGA.(3).cnf.hdb
│   │   │   ├── FPGA.asm_labs.ddb
│   │   │   ├── FPGA.asm.qmsg
│   │   │   ├── FPGA.cbx.xml
│   │   │   ├── FPGA.cmp0.ddb
│   │   │   ├── FPGA.cmp2.ddb
│   │   │   ├── FPGA.cmp.cdb
│   │   │   ├── FPGA.cmp.hdb
│   │   │   ├── FPGA.cmp.kpt
│   │   │   ├── FPGA.cmp.logdb
│   │   │   ├── FPGA.cmp.rdb
│   │   │   ├── FPGA.cmp.tdb
│   │   │   ├── FPGA.db_info
│   │   │   ├── FPGA.dbp
│   │   │   ├── FPGA.eco.cdb
│   │   │   ├── FPGA.eds_overflow
│   │   │   ├── FPGA.fit.qmsg
│   │   │   ├── FPGA.hier_info
│   │   │   ├── FPGA.hif
│   │   │   ├── FPGA.map.cdb
│   │   │   ├── FPGA.map.hdb
│   │   │   ├── FPGA.map.logdb
│   │   │   ├── FPGA.map.qmsg
│   │   │   ├── FPGA.pre_map.cdb
│   │   │   ├── FPGA.pre_map.hdb
│   │   │   ├── FPGA.psp
│   │   │   ├── FPGA.rtlv.hdb
│   │   │   ├── FPGA.rtlv_sg.cdb
│   │   │   ├── FPGA.rtlv_sg_swap.cdb
│   │   │   ├── FPGA.sgdiff.cdb
│   │   │   ├── FPGA.sgdiff.hdb
│   │   │   ├── FPGA.signalprobe.cdb
│   │   │   ├── FPGA.sim.hdb
│   │   │   ├── FPGA.sim_ori.vwf
│   │   │   ├── FPGA.sim.qmsg
│   │   │   ├── FPGA.sim.rdb
│   │   │   ├── FPGA.sim.vwf
│   │   │   ├── FPGA.sld_design_entry_dsc.sci
│   │   │   ├── FPGA.sld_design_entry.sci
│   │   │   ├── FPGA.syn_hier_info
│   │   │   ├── FPGA.tan.qmsg
│   │   │   └── wed.zsf
│   │   ├── FPGA.asm.rpt
│   │   ├── FPGA.cdf
│   │   ├── FPGA.done
│   │   ├── FPGA.dpf
│   │   ├── FPGA.fit.rpt
│   │   ├── FPGA.fit.smsg
│   │   ├── FPGA.fit.summary
│   │   ├── FPGA.flow.rpt
│   │   ├── FPGA.map.rpt
│   │   ├── FPGA.map.smsg
│   │   ├── FPGA.map.summary
│   │   ├── FPGA.pin
│   │   ├── FPGA.pof
│   │   ├── FPGA.qpf
│   │   ├── FPGA.qsf
│   │   ├── FPGA.qws
│   │   ├── FPGA.sim.rpt
│   │   ├── FPGA.sof
│   │   ├── FPGA.tan.rpt
│   │   ├── FPGA.tan.summary
│   │   ├── FPGA.tcl
│   │   ├── FPGA_test.CS_
│   │   │   ├── FILE.CDX
│   │   │   ├── FILE.DBF
│   │   │   ├── FILE.FPT
│   │   │   ├── SYMBOL.CDX
│   │   │   ├── SYMBOL.DBF
│   │   │   └── SYMBOL.FPT
│   │   ├── FPGA.ttf
│   │   ├── FPGA.v
│   │   ├── FPGA.vwf
│   │   ├── RAM64_bb.v
│   │   ├── RAM64.inc
│   │   ├── RAM64.v
│   │   └── transcript
│   ├── fpga_address.h
│   ├── FPGAInitialize.h
│   ├── FPGA_test.c
│   ├── FPGA_test.cmd
│   ├── FPGA_test.CS_
│   │   ├── FILE.CDX
│   │   ├── FILE.DBF
│   │   ├── FILE.FPT
│   │   ├── SYMBOL.CDX
│   │   ├── SYMBOL.DBF
│   │   └── SYMBOL.FPT
│   ├── FPGA_test.paf2
│   ├── FPGA_test.pjt
│   ├── FPGA_test.sbl
│   ├── reg6713.h
│   ├── stp1.stp
│   └── undo_redo.txt
├── PLL_test
│   ├── cc_build_Debug.log
│   ├── db
│   │   ├── altsyncram_gmi2.tdf
│   │   ├── cmpr_50i.tdf
│   │   ├── cntr_3tf.tdf
│   │   ├── cntr_4kg.tdf
│   │   ├── cntr_7jf.tdf
│   │   ├── cntr_aoe.tdf
│   │   ├── cntr_hph.tdf
│   │   ├── decode_cpi.tdf
│   │   ├── FPGA.(0).cnf.cdb
│   │   ├── FPGA.(0).cnf.hdb
│   │   ├── FPGA.(10).cnf.cdb
│   │   ├── FPGA.(10).cnf.hdb
│   │   ├── FPGA.(11).cnf.cdb
│   │   ├── FPGA.(11).cnf.hdb
│   │   ├── FPGA.(12).cnf.cdb
│   │   ├── FPGA.(12).cnf.hdb
│   │   ├── FPGA.(13).cnf.cdb
│   │   ├── FPGA.(13).cnf.hdb
│   │   ├── FPGA.(14).cnf.cdb
│   │   ├── FPGA.(14).cnf.hdb
│   │   ├── FPGA.(15).cnf.cdb
│   │   ├── FPGA.(15).cnf.hdb
│   │   ├── FPGA.(16).cnf.cdb
│   │   ├── FPGA.(16).cnf.hdb
│   │   ├── FPGA.(17).cnf.cdb
│   │   ├── FPGA.(17).cnf.hdb
│   │   ├── FPGA.(18).cnf.cdb
│   │   ├── FPGA.(18).cnf.hdb
│   │   ├── FPGA.(19).cnf.cdb
│   │   ├── FPGA.(19).cnf.hdb
│   │   ├── FPGA.(1).cnf.cdb
│   │   ├── FPGA.(1).cnf.hdb
│   │   ├── FPGA.(20).cnf.cdb
│   │   ├── FPGA.(20).cnf.hdb
│   │   ├── FPGA.(21).cnf.cdb
│   │   ├── FPGA.(21).cnf.hdb
│   │   ├── FPGA.(22).cnf.cdb
│   │   ├── FPGA.(22).cnf.hdb
│   │   ├── FPGA.(23).cnf.cdb
│   │   ├── FPGA.(23).cnf.hdb
│   │   ├── FPGA.(24).cnf.cdb
│   │   ├── FPGA.(24).cnf.hdb
│   │   ├── FPGA.(25).cnf.cdb
│   │   ├── FPGA.(25).cnf.hdb
│   │   ├── FPGA.(26).cnf.cdb
│   │   ├── FPGA.(26).cnf.hdb
│   │   ├── FPGA.(27).cnf.cdb
│   │   ├── FPGA.(27).cnf.hdb
│   │   ├── FPGA.(28).cnf.cdb
│   │   ├── FPGA.(28).cnf.hdb
│   │   ├── FPGA.(29).cnf.cdb
│   │   ├── FPGA.(29).cnf.hdb
│   │   ├── FPGA.(2).cnf.cdb
│   │   ├── FPGA.(2).cnf.hdb
│   │   ├── FPGA.(30).cnf.cdb
│   │   ├── FPGA.(30).cnf.hdb
│   │   ├── FPGA.(31).cnf.cdb
│   │   ├── FPGA.(31).cnf.hdb
│   │   ├── FPGA.(32).cnf.cdb
│   │   ├── FPGA.(32).cnf.hdb
│   │   ├── FPGA.(33).cnf.cdb
│   │   ├── FPGA.(33).cnf.hdb
│   │   ├── FPGA.(34).cnf.cdb
│   │   ├── FPGA.(34).cnf.hdb
│   │   ├── FPGA.(35).cnf.cdb
│   │   ├── FPGA.(35).cnf.hdb
│   │   ├── FPGA.(36).cnf.cdb
│   │   ├── FPGA.(36).cnf.hdb
│   │   ├── FPGA.(37).cnf.cdb
│   │   ├── FPGA.(37).cnf.hdb
│   │   ├── FPGA.(38).cnf.cdb
│   │   ├── FPGA.(38).cnf.hdb
│   │   ├── FPGA.(39).cnf.cdb
│   │   ├── FPGA.(39).cnf.hdb
│   │   ├── FPGA.(3).cnf.cdb
│   │   ├── FPGA.(3).cnf.hdb
│   │   ├── FPGA.(40).cnf.cdb
│   │   ├── FPGA.(40).cnf.hdb
│   │   ├── FPGA.(41).cnf.cdb
│   │   ├── FPGA.(41).cnf.hdb
│   │   ├── FPGA.(4).cnf.cdb
│   │   ├── FPGA.(4).cnf.hdb
│   │   ├── FPGA.(5).cnf.cdb
│   │   ├── FPGA.(5).cnf.hdb
│   │   ├── FPGA.(6).cnf.cdb
│   │   ├── FPGA.(6).cnf.hdb
│   │   ├── FPGA.(7).cnf.cdb
│   │   ├── FPGA.(7).cnf.hdb
│   │   ├── FPGA.(8).cnf.cdb
│   │   ├── FPGA.(8).cnf.hdb
│   │   ├── FPGA.(9).cnf.cdb
│   │   ├── FPGA.(9).cnf.hdb
│   │   ├── FPGA.asm_labs.ddb
│   │   ├── FPGA.asm.qmsg
│   │   ├── FPGA.cbx.xml
│   │   ├── FPGA.cmp0.ddb
│   │   ├── FPGA.cmp2.ddb
│   │   ├── FPGA.cmp.cdb
│   │   ├── FPGA.cmp.hdb
│   │   ├── FPGA.cmp.kpt
│   │   ├── FPGA.cmp.logdb
│   │   ├── FPGA.cmp.rdb
│   │   ├── FPGA.cmp.tdb
│   │   ├── FPGA.db_info
│   │   ├── FPGA.dbp
│   │   ├── FPGA.eco.cdb
│   │   ├── FPGA.fit.qmsg
│   │   ├── FPGA.hier_info
│   │   ├── FPGA.hif
│   │   ├── FPGA.map.cdb
│   │   ├── FPGA.map.hdb
│   │   ├── FPGA.map.logdb
│   │   ├── FPGA.map.qmsg
│   │   ├── FPGA.pre_map.cdb
│   │   ├── FPGA.pre_map.hdb
│   │   ├── FPGA.psp
│   │   ├── FPGA.rtlv.hdb
│   │   ├── FPGA.rtlv_sg.cdb
│   │   ├── FPGA.rtlv_sg_swap.cdb
│   │   ├── FPGA.sgdiff.cdb
│   │   ├── FPGA.sgdiff.hdb
│   │   ├── FPGA.signalprobe.cdb
│   │   ├── FPGA.sld_design_entry_dsc.sci
│   │   ├── FPGA.sld_design_entry.sci
│   │   ├── FPGA.syn_hier_info
│   │   └── FPGA.tan.qmsg
│   ├── Debug
│   │   ├── PLL_test.map
│   │   ├── PLL_test.obj
│   │   ├── PLL_test.out
│   │   └── vectors.obj
│   ├── Debug.lkf
│   ├── FPGA.asm.rpt
│   ├── FPGA.done
│   ├── FPGA.dpf
│   ├── FPGA.fit.rpt
│   ├── FPGA.fit.smsg
│   ├── FPGA.fit.summary
│   ├── FPGA.flow.rpt
│   ├── FPGA.map.rpt
│   ├── FPGA.map.summary
│   ├── FPGA.pin
│   ├── FPGA.pof
│   ├── FPGA.qpf
│   ├── FPGA.qsf
│   ├── FPGA.qws
│   ├── FPGA.sof
│   ├── FPGA.tan.rpt
│   ├── FPGA.tan.summary
│   ├── FPGA.ttf
│   ├── FPGA.v
│   ├── PLL_test.c
│   ├── PLL_test.cmd
│   ├── PLL_test.CS_
│   │   ├── FILE.CDX
│   │   ├── FILE.DBF
│   │   ├── FILE.FPT
│   │   ├── SYMBOL.CDX
│   │   ├── SYMBOL.DBF
│   │   └── SYMBOL.FPT
│   ├── PLL_test.paf2
│   ├── PLL_test.pjt
│   ├── PLL_test.sbl
│   ├── reg6713.h
│   ├── stp1.stp
│   └── vectors.asm
├── SDRAM_test
│   ├── cc_build_Debug.log
│   ├── Debug
│   │   ├── SDRAM_test.map
│   │   ├── SDRAM_test.obj
│   │   └── SDRAM_test.out
│   ├── Debug.lkf
│   ├── reg6713.h
│   ├── SDRAM_test.c
│   ├── SDRAM_test.cmd
│   ├── SDRAM_test.CS_
│   │   ├── FILE.CDX
│   │   ├── FILE.DBF
│   │   ├── FILE.FPT
│   │   ├── SYMBOL.CDX
│   │   ├── SYMBOL.DBF
│   │   └── SYMBOL.FPT
│   ├── SDRAM_test.paf2
│   ├── SDRAM_test.pjt
│   └── SDRAM_test.sbl
└── TIMER_test
├── cc_build_Debug.log
├── Debug
│   ├── TIMER_test.cmd
│   ├── TIMER_test.map
│   ├── TIMER_test.obj
│   ├── TIMER_test.out
│   └── vectors.obj
├── Debug.lkf
├── FPGA
│   ├── Blink_6713.asm.rpt
│   ├── Blink_6713.cdf
│   ├── Blink_6713.done
│   ├── Blink_6713.dpf
│   ├── Blink_6713.fit.rpt
│   ├── Blink_6713.fit.smsg
│   ├── Blink_6713.fit.summary
│   ├── Blink_6713.flow.rpt
│   ├── Blink_6713.map.rpt
│   ├── Blink_6713.map.summary
│   ├── Blink_6713.pin
│   ├── Blink_6713.pof
│   ├── Blink_6713.qpf
│   ├── Blink6713.qpf
│   ├── Blink_6713.qsf
│   ├── Blink6713.qsf
│   ├── Blink_6713.qws
│   ├── Blink6713.qws
│   ├── Blink_6713.sof
│   ├── Blink_6713.tan.rpt
│   ├── Blink_6713.tan.summary
│   ├── Blink_6713.v
│   ├── Blink_6713.v.bak
│   ├── db
│   │   ├── altsyncram_02l1.tdf
│   │   ├── altsyncram_bri2.tdf
│   │   ├── altsyncram_dri2.tdf
│   │   ├── altsyncram_lri2.tdf
│   │   ├── altsyncram_m1l1.tdf
│   │   ├── altsyncram_o1l1.tdf
│   │   ├── Blink_6713.(0).cnf.cdb
│   │   ├── Blink_6713.(0).cnf.hdb
│   │   ├── Blink_6713.(10).cnf.cdb
│   │   ├── Blink_6713.(10).cnf.hdb
│   │   ├── Blink_6713.(11).cnf.cdb
│   │   ├── Blink_6713.(11).cnf.hdb
│   │   ├── Blink_6713.(12).cnf.cdb
│   │   ├── Blink_6713.(12).cnf.hdb
│   │   ├── Blink_6713.(13).cnf.cdb
│   │   ├── Blink_6713.(13).cnf.hdb
│   │   ├── Blink_6713.(14).cnf.cdb
│   │   ├── Blink_6713.(14).cnf.hdb
│   │   ├── Blink_6713.(15).cnf.cdb
│   │   ├── Blink_6713.(15).cnf.hdb
│   │   ├── Blink_6713.(16).cnf.cdb
│   │   ├── Blink_6713.(16).cnf.hdb
│   │   ├── Blink_6713.(17).cnf.cdb
│   │   ├── Blink_6713.(17).cnf.hdb
│   │   ├── Blink_6713.(18).cnf.cdb
│   │   ├── Blink_6713.(18).cnf.hdb
│   │   ├── Blink_6713.(19).cnf.cdb
│   │   ├── Blink_6713.(19).cnf.hdb
│   │   ├── Blink_6713.(1).cnf.cdb
│   │   ├── Blink_6713.(1).cnf.hdb
│   │   ├── Blink_6713.(20).cnf.cdb
│   │   ├── Blink_6713.(20).cnf.hdb
│   │   ├── Blink_6713.(21).cnf.cdb
│   │   ├── Blink_6713.(21).cnf.hdb
│   │   ├── Blink_6713.(22).cnf.cdb
│   │   ├── Blink_6713.(22).cnf.hdb
│   │   ├── Blink_6713.(23).cnf.cdb
│   │   ├── Blink_6713.(23).cnf.hdb
│   │   ├── Blink_6713.(24).cnf.cdb
│   │   ├── Blink_6713.(24).cnf.hdb
│   │   ├── Blink_6713.(25).cnf.cdb
│   │   ├── Blink_6713.(25).cnf.hdb
│   │   ├── Blink_6713.(26).cnf.cdb
│   │   ├── Blink_6713.(26).cnf.hdb
│   │   ├── Blink_6713.(27).cnf.cdb
│   │   ├── Blink_6713.(27).cnf.hdb
│   │   ├── Blink_6713.(28).cnf.cdb
│   │   ├── Blink_6713.(28).cnf.hdb
│   │   ├── Blink_6713.(29).cnf.cdb
│   │   ├── Blink_6713.(29).cnf.hdb
│   │   ├── Blink_6713.(2).cnf.cdb
│   │   ├── Blink_6713.(2).cnf.hdb
│   │   ├── Blink_6713.(30).cnf.cdb
│   │   ├── Blink_6713.(30).cnf.hdb
│   │   ├── Blink_6713.(31).cnf.cdb
│   │   ├── Blink_6713.(31).cnf.hdb
│   │   ├── Blink_6713.(32).cnf.cdb
│   │   ├── Blink_6713.(32).cnf.hdb
│   │   ├── Blink_6713.(33).cnf.cdb
│   │   ├── Blink_6713.(33).cnf.hdb
│   │   ├── Blink_6713.(34).cnf.cdb
│   │   ├── Blink_6713.(34).cnf.hdb
│   │   ├── Blink_6713.(35).cnf.cdb
│   │   ├── Blink_6713.(35).cnf.hdb
│   │   ├── Blink_6713.(36).cnf.cdb
│   │   ├── Blink_6713.(36).cnf.hdb
│   │   ├── Blink_6713.(37).cnf.cdb
│   │   ├── Blink_6713.(37).cnf.hdb
│   │   ├── Blink_6713.(38).cnf.cdb
│   │   ├── Blink_6713.(38).cnf.hdb
│   │   ├── Blink_6713.(39).cnf.cdb
│   │   ├── Blink_6713.(39).cnf.hdb
│   │   ├── Blink_6713.(3).cnf.cdb
│   │   ├── Blink_6713.(3).cnf.hdb
│   │   ├── Blink_6713.(40).cnf.cdb
│   │   ├── Blink_6713.(40).cnf.hdb
│   │   ├── Blink_6713.(41).cnf.cdb
│   │   ├── Blink_6713.(41).cnf.hdb
│   │   ├── Blink_6713.(42).cnf.cdb
│   │   ├── Blink_6713.(42).cnf.hdb
│   │   ├── Blink_6713.(43).cnf.cdb
│   │   ├── Blink_6713.(43).cnf.hdb
│   │   ├── Blink_6713.(44).cnf.cdb
│   │   ├── Blink_6713.(44).cnf.hdb
│   │   ├── Blink_6713.(45).cnf.cdb
│   │   ├── Blink_6713.(45).cnf.hdb
│   │   ├── Blink_6713.(46).cnf.cdb
│   │   ├── Blink_6713.(46).cnf.hdb
│   │   ├── Blink_6713.(47).cnf.cdb
│   │   ├── Blink_6713.(47).cnf.hdb
│   │   ├── Blink_6713.(48).cnf.cdb
│   │   ├── Blink_6713.(48).cnf.hdb
│   │   ├── Blink_6713.(49).cnf.cdb
│   │   ├── Blink_6713.(49).cnf.hdb
│   │   ├── Blink_6713.(4).cnf.cdb
│   │   ├── Blink_6713.(4).cnf.hdb
│   │   ├── Blink_6713.(50).cnf.cdb
│   │   ├── Blink_6713.(50).cnf.hdb
│   │   ├── Blink_6713.(51).cnf.cdb
│   │   ├── Blink_6713.(51).cnf.hdb
│   │   ├── Blink_6713.(52).cnf.cdb
│   │   ├── Blink_6713.(52).cnf.hdb
│   │   ├── Blink_6713.(53).cnf.cdb
│   │   ├── Blink_6713.(53).cnf.hdb
│   │   ├── Blink_6713.(54).cnf.cdb
│   │   ├── Blink_6713.(54).cnf.hdb
│   │   ├── Blink_6713.(55).cnf.cdb
│   │   ├── Blink_6713.(55).cnf.hdb
│   │   ├── Blink_6713.(56).cnf.cdb
│   │   ├── Blink_6713.(56).cnf.hdb
│   │   ├── Blink_6713.(57).cnf.cdb
│   │   ├── Blink_6713.(57).cnf.hdb
│   │   ├── Blink_6713.(58).cnf.cdb
│   │   ├── Blink_6713.(58).cnf.hdb
│   │   ├── Blink_6713.(59).cnf.cdb
│   │   ├── Blink_6713.(59).cnf.hdb
│   │   ├── Blink_6713.(5).cnf.cdb
│   │   ├── Blink_6713.(5).cnf.hdb
│   │   ├── Blink_6713.(60).cnf.cdb
│   │   ├── Blink_6713.(60).cnf.hdb
│   │   ├── Blink_6713.(61).cnf.cdb
│   │   ├── Blink_6713.(61).cnf.hdb
│   │   ├── Blink_6713.(62).cnf.cdb
│   │   ├── Blink_6713.(62).cnf.hdb
│   │   ├── Blink_6713.(63).cnf.cdb
│   │   ├── Blink_6713.(63).cnf.hdb
│   │   ├── Blink_6713.(64).cnf.cdb
│   │   ├── Blink_6713.(64).cnf.hdb
│   │   ├── Blink_6713.(65).cnf.cdb
│   │   ├── Blink_6713.(65).cnf.hdb
│   │   ├── Blink_6713.(66).cnf.cdb
│   │   ├── Blink_6713.(66).cnf.hdb
│   │   ├── Blink_6713.(67).cnf.cdb
│   │   ├── Blink_6713.(67).cnf.hdb
│   │   ├── Blink_6713.(68).cnf.cdb
│   │   ├── Blink_6713.(68).cnf.hdb
│   │   ├── Blink_6713.(69).cnf.cdb
│   │   ├── Blink_6713.(69).cnf.hdb
│   │   ├── Blink_6713.(6).cnf.cdb
│   │   ├── Blink_6713.(6).cnf.hdb
│   │   ├── Blink_6713.(70).cnf.cdb
│   │   ├── Blink_6713.(70).cnf.hdb
│   │   ├── Blink_6713.(71).cnf.cdb
│   │   ├── Blink_6713.(71).cnf.hdb
│   │   ├── Blink_6713.(72).cnf.cdb
│   │   ├── Blink_6713.(72).cnf.hdb
│   │   ├── Blink_6713.(73).cnf.cdb
│   │   ├── Blink_6713.(73).cnf.hdb
│   │   ├── Blink_6713.(7).cnf.cdb
│   │   ├── Blink_6713.(7).cnf.hdb
│   │   ├── Blink_6713.(8).cnf.cdb
│   │   ├── Blink_6713.(8).cnf.hdb
│   │   ├── Blink_6713.(9).cnf.cdb
│   │   ├── Blink_6713.(9).cnf.hdb
│   │   ├── Blink_6713.asm_labs.ddb
│   │   ├── Blink_6713.asm.qmsg
│   │   ├── Blink_6713.cbx.xml
│   │   ├── Blink_6713.cmp0.ddb
│   │   ├── Blink_6713.cmp2.ddb
│   │   ├── Blink_6713.cmp.cdb
│   │   ├── Blink_6713.cmp.hdb
│   │   ├── Blink_6713.cmp.kpt
│   │   ├── Blink_6713.cmp.logdb
│   │   ├── Blink_6713.cmp.rdb
│   │   ├── Blink_6713.cmp.tdb
│   │   ├── Blink_6713.db_info
│   │   ├── Blink6713.db_info
│   │   ├── Blink_6713.dbp
│   │   ├── Blink_6713.eco.cdb
│   │   ├── Blink6713.eco.cdb
│   │   ├── Blink_6713.fit.qmsg
│   │   ├── Blink_6713.hier_info
│   │   ├── Blink_6713.hif
│   │   ├── Blink_6713.map.cdb
│   │   ├── Blink_6713.map.hdb
│   │   ├── Blink_6713.map.logdb
│   │   ├── Blink_6713.map.qmsg
│   │   ├── Blink_6713.pre_map.cdb
│   │   ├── Blink_6713.pre_map.hdb
│   │   ├── Blink_6713.psp
│   │   ├── Blink_6713.rtlv.hdb
│   │   ├── Blink_6713.rtlv_sg.cdb
│   │   ├── Blink_6713.rtlv_sg_swap.cdb
│   │   ├── Blink_6713.sgdiff.cdb
│   │   ├── Blink_6713.sgdiff.hdb
│   │   ├── Blink_6713.signalprobe.cdb
│   │   ├── Blink_6713.sld_design_entry_dsc.sci
│   │   ├── Blink_6713.sld_design_entry.sci
│   │   ├── Blink6713.sld_design_entry.sci
│   │   ├── Blink_6713.syn_hier_info
│   │   ├── Blink_6713.tan.qmsg
│   │   ├── cmpr_pth.tdf
│   │   ├── cntr_0ff.tdf
│   │   ├── cntr_2pe.tdf
│   │   ├── cntr_alh.tdf
│   │   ├── cntr_nqf.tdf
│   │   ├── cntr_ohg.tdf
│   │   ├── cntr_toe.tdf
│   │   ├── cntr_voe.tdf
│   │   ├── decode_aoi.tdf
│   │   ├── prev_cmp_Blink_6713.fit.qmsg
│   │   ├── prev_cmp_Blink_6713.map.qmsg
│   │   └── prev_cmp_Blink_6713.qmsg
│   └── stp1.stp
├── Timer0Initialize.h
├── Timer1Initialize.h
├── TIMER_test.c
├── TIMER_test.cmd
├── TIMER_test.CS_
│   ├── FILE.CDX
│   ├── FILE.DBF
│   ├── FILE.FPT
│   ├── SYMBOL.CDX
│   ├── SYMBOL.DBF
│   └── SYMBOL.FPT
├── TIMER_test.paf2
├── TIMER_test.pjt
├── TIMER_test.sbl
└── vectors.asm

31 directories, 1190 files

标签：

实例下载地址

DSP6713程序

不能下载？内容有错？ 点击这里报错 + 投诉 + 提问

好例子网口号：伸出你的我的手 — 分享！

相关软件

相关文章

网友评论

我要评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警