FPGA_VHDL_Clock(闹钟)

【实例简介】
QuartusII，该程序是VHDL 描述的小闹钟 可实现闹铃设置 时间设置 闹铃设置
【实例截图】
【核心代码】
FPGA_VHDL_Clock
└── Clock_modi
├── Clock.asm.rpt
├── ClockBCD.bsf
├── ClockBCD.vhd
├── ClockBCD.vhd.bak
├── ClockBCD.vwf
├── Clock.bdf
├── ClockControl.bsf
├── ClockControl.vhd
├── ClockControl.vhd.bak
├── ClockControl.vwf
├── ClockDate.bsf
├── ClockDate.vhd
├── ClockDate.vhd.bak
├── ClockDate.vwf
├── ClockDisplay.bsf
├── ClockDisplay.vhd
├── ClockDisplay.vhd.bak
├── ClockDisplay.vwf
├── Clock.done
├── ClockFenWei.bsf
├── ClockFenWei.vhd
├── ClockFenWei.vhd.bak
├── Clock.fit.rpt
├── Clock.fit.smsg
├── Clock.fit.summary
├── Clock.flow.rpt
├── Clock.map.rpt
├── Clock.map.summary
├── Clock.pin
├── Clock.pof
├── Clock.qpf
├── Clock.qsf
├── Clock.qws
├── Clock.sim.rpt
├── Clock.sof
├── ClockState.bsf
├── ClockState.vhd
├── ClockState.vhd.bak
├── ClockState.vwf
├── Clock.tan.rpt
├── Clock.tan.summary
├── Clock.vwf
├── ClockWork.bsf
├── ClockWork.vhd
├── ClockWork.vhd.bak
├── ClockWork.vwf
├── db
│   ├── add_sub_2rh.tdf
│   ├── add_sub_3dc.tdf
│   ├── add_sub_3rh.tdf
│   ├── add_sub_4dc.tdf
│   ├── add_sub_5dc.tdf
│   ├── add_sub_5rh.tdf
│   ├── add_sub_6dc.tdf
│   ├── add_sub_6rh.tdf
│   ├── add_sub_7dc.tdf
│   ├── add_sub_7rh.tdf
│   ├── add_sub_8dc.tdf
│   ├── add_sub_8rh.tdf
│   ├── alt_u_div_0oe.tdf
│   ├── alt_u_div_2oe.tdf
│   ├── alt_u_div_3oe.tdf
│   ├── alt_u_div_6oe.tdf
│   ├── Clock.(0).cnf.cdb
│   ├── Clock.(0).cnf.hdb
│   ├── Clock.(10).cnf.cdb
│   ├── Clock.(10).cnf.hdb
│   ├── Clock.(11).cnf.cdb
│   ├── Clock.(11).cnf.hdb
│   ├── Clock.(12).cnf.cdb
│   ├── Clock.(12).cnf.hdb
│   ├── Clock.(13).cnf.cdb
│   ├── Clock.(13).cnf.hdb
│   ├── Clock.(14).cnf.cdb
│   ├── Clock.(14).cnf.hdb
│   ├── Clock.(15).cnf.cdb
│   ├── Clock.(15).cnf.hdb
│   ├── Clock.(16).cnf.cdb
│   ├── Clock.(16).cnf.hdb
│   ├── Clock.(17).cnf.cdb
│   ├── Clock.(17).cnf.hdb
│   ├── Clock.(18).cnf.cdb
│   ├── Clock.(18).cnf.hdb
│   ├── Clock.(19).cnf.cdb
│   ├── Clock.(19).cnf.hdb
│   ├── Clock.(1).cnf.cdb
│   ├── Clock.(1).cnf.hdb
│   ├── Clock.(20).cnf.cdb
│   ├── Clock.(20).cnf.hdb
│   ├── Clock.(21).cnf.cdb
│   ├── Clock.(21).cnf.hdb
│   ├── Clock.(22).cnf.cdb
│   ├── Clock.(22).cnf.hdb
│   ├── Clock.(23).cnf.cdb
│   ├── Clock.(23).cnf.hdb
│   ├── Clock.(24).cnf.cdb
│   ├── Clock.(24).cnf.hdb
│   ├── Clock.(25).cnf.cdb
│   ├── Clock.(25).cnf.hdb
│   ├── Clock.(26).cnf.cdb
│   ├── Clock.(26).cnf.hdb
│   ├── Clock.(27).cnf.cdb
│   ├── Clock.(27).cnf.hdb
│   ├── Clock.(28).cnf.cdb
│   ├── Clock.(28).cnf.hdb
│   ├── Clock.(29).cnf.cdb
│   ├── Clock.(29).cnf.hdb
│   ├── Clock.(2).cnf.cdb
│   ├── Clock.(2).cnf.hdb
│   ├── Clock.(30).cnf.cdb
│   ├── Clock.(30).cnf.hdb
│   ├── Clock.(31).cnf.cdb
│   ├── Clock.(31).cnf.hdb
│   ├── Clock.(3).cnf.cdb
│   ├── Clock.(3).cnf.hdb
│   ├── Clock.(4).cnf.cdb
│   ├── Clock.(4).cnf.hdb
│   ├── Clock.(5).cnf.cdb
│   ├── Clock.(5).cnf.hdb
│   ├── Clock.(6).cnf.cdb
│   ├── Clock.(6).cnf.hdb
│   ├── Clock.(7).cnf.cdb
│   ├── Clock.(7).cnf.hdb
│   ├── Clock.(8).cnf.cdb
│   ├── Clock.(8).cnf.hdb
│   ├── Clock.(9).cnf.cdb
│   ├── Clock.(9).cnf.hdb
│   ├── Clock.ace_cmp.bpm
│   ├── Clock.ace_cmp.cdb
│   ├── Clock.ace_cmp.ecobp
│   ├── Clock.ace_cmp.hdb
│   ├── Clock.asm.qmsg
│   ├── Clock.asm.rdb
│   ├── Clock.cbx.xml
│   ├── Clock.cmp0.ddb
│   ├── Clock.cmp.bpm
│   ├── Clock.cmp.cdb
│   ├── Clock.cmp.ecobp
│   ├── Clock.cmp.hdb
│   ├── Clock.cmp.kpt
│   ├── Clock.cmp.logdb
│   ├── Clock.cmp_merge.kpt
│   ├── Clock.cmp.rdb
│   ├── Clock.cmp.tdb
│   ├── Clock.db_info
│   ├── Clock.eco.cdb
│   ├── Clock.eds_overflow
│   ├── Clock.fit.qmsg
│   ├── Clock.fnsim.cdb
│   ├── Clock.fnsim.hdb
│   ├── Clock.fnsim.qmsg
│   ├── Clock.hier_info
│   ├── Clock.hif
│   ├── Clock.lpc.html
│   ├── Clock.lpc.rdb
│   ├── Clock.lpc.txt
│   ├── Clock.map_bb.cdb
│   ├── Clock.map_bb.hdb
│   ├── Clock.map_bb.logdb
│   ├── Clock.map.bpm
│   ├── Clock.map.cdb
│   ├── Clock.map.ecobp
│   ├── Clock.map.hdb
│   ├── Clock.map.kpt
│   ├── Clock.map.logdb
│   ├── Clock.map.qmsg
│   ├── Clock.pre_map.cdb
│   ├── Clock.pre_map.hdb
│   ├── Clock.rtlv.hdb
│   ├── Clock.rtlv_sg.cdb
│   ├── Clock.rtlv_sg_swap.cdb
│   ├── Clock.sgdiff.cdb
│   ├── Clock.sgdiff.hdb
│   ├── Clock.sim.cvwf
│   ├── Clock.simfam
│   ├── Clock.sim.hdb
│   ├── Clock.sim.qmsg
│   ├── Clock.sim.rdb
│   ├── Clock.sld_design_entry_dsc.sci
│   ├── Clock.sld_design_entry.sci
│   ├── Clock.smart_action.txt
│   ├── Clock.smp_dump.txt
│   ├── Clock.syn_hier_info
│   ├── Clock.tan.qmsg
│   ├── Clock.tis_db_list.ddb
│   ├── logic_util_heursitic.dat
│   ├── lpm_divide_c5m.tdf
│   ├── lpm_divide_d5m.tdf
│   ├── lpm_divide_gtl.tdf
│   ├── lpm_divide_itl.tdf
│   ├── mux_1hc.tdf
│   ├── mux_cfc.tdf
│   ├── mux_hfc.tdf
│   ├── mux_oic.tdf
│   ├── mux_ric.tdf
│   ├── prev_cmp_Clock.asm.qmsg
│   ├── prev_cmp_Clock.fit.qmsg
│   ├── prev_cmp_Clock.map.qmsg
│   ├── prev_cmp_Clock.qmsg
│   ├── prev_cmp_Clock.sim.qmsg
│   ├── prev_cmp_Clock.tan.qmsg
│   ├── sign_div_unsign_8kh.tdf
│   ├── sign_div_unsign_9kh.tdf
│   ├── sign_div_unsign_akh.tdf
│   ├── sign_div_unsign_bkh.tdf
│   └── wed.wsf
├── incremental_db
│   ├── compiled_partitions
│   │   ├── Clock.root_partition.cmp.cdb
│   │   ├── Clock.root_partition.cmp.dfp
│   │   ├── Clock.root_partition.cmp.hdb
│   │   ├── Clock.root_partition.cmp.kpt
│   │   ├── Clock.root_partition.cmp.logdb
│   │   ├── Clock.root_partition.cmp.rcfdb
│   │   ├── Clock.root_partition.cmp.re.rcfdb
│   │   ├── Clock.root_partition.map.cdb
│   │   ├── Clock.root_partition.map.dpi
│   │   ├── Clock.root_partition.map.hdb
│   │   └── Clock.root_partition.map.kpt
│   └── README
├── tupian
│   ├── CLOCKBCD.png
│   ├── clockcontrol.png
│   ├── clockdata.png
│   ├── clockdisplay.png
│   ├── clock.png
│   ├── ClockState.png
│   ├── ClockWork.png
│   ├── ClockWork调分结果.png
│   ├── ClockWork调时结果.png
│   ├── ClockWork调秒结果.png
│   ├── FPGA课程设计指导书.doc
│   ├── MYCLOCK.GFC
│   ├── myclock.png
│   ├── xiaodou.jpg
│   ├── 电子系统集成设计技术实验.doc
│   ├── 顶层'.png
│   └── 顶层.png
├── XiaoDou.bdf
├── XiaoDou.bsf
├── XiaoDou.vhd
├── XiaoDou.vhd.bak
└── XiaoDou.vwf

5 directories, 239 files