实例介绍
【实例简介】
高性能PCB 的SI/PI 和EMI/EMC 仿真设计
ANSOF a subsidiary efI PCB信号完整性甩源完整性和EM分析培训手册 是瞬时,也就是瞬态情况下的阻抗: ++++++++ 这个阻抗是传输线本身的物理结构决定的,一般会设计成50欧姆,这是在微波的发展 过程中逐渐形成的。射频电缆特性阻抗在70多欧姆左右吋,传输损耗最小;在30多欧姆吋, 承受功率最大。两者综合,选择50欧姆,同时照呗到两种性能,所以就选择了50欧姆作 为一个标准。如果外接的阻抗冋特征阻抗不一致,就会产生反射 2.3反射系数和信号反射 当传输线的传播的信号到达某个阻抗不连续的节点时,信号会发生反射,就像水流通过 不同∏径的管道接∏时,水面产生波动样。根据反射电压和入射电压的比值,可以定义传 输线上的反射系数F。 R-Z .R,+z 当负载阻抗大于输入阻抗,反射系数r>0,反射信号与入射信号同向叠加:当负载阻抗 小于输入阻抗,反射系数r<0,反射信号与入射信号反向相减。传输线的阻抗的不连续不仅 发生在终端,当反射信号传播到源端后,同冋样也会由于阻抗不连续产生二次反射,最终,信 号归于稳定。下图显示了在信号跳变的瞬间,源端和负载端的电压变化 Re100 vs=15 rs=13 z0=50.t=1ns r1日35 R1=200 Ens 002y og 1v BC state O5Y 3ns n了 01y 1- hs 3暂 n25 ins 05y ins PCB信号完整性/电源完整性和EM分析培训手册 ANSOFT subsIdiary ef ANRY, las, 2.4截止板率 amplitude C-I 1000 Frequency. relative at knes mutP昏 frequency, spectrum l。 ck rat sr品 ight slo rise ar i his esample 对于一个厝期性的数字信号,其频谱如上图中所示,高次湝波分量随频率升高而下降, 定义其截止频率为 Knee =0.35/ Trise 由图中可以看山,信号的主要高次谐波分量,即能量集中在 Knee以内,所以通常考 察信号、信道的特性时,关注的是截止频率以内的部分,而对于截止频率之外,由于信号能 量很弱,可以忽略不计。从 Knee与 Trise的关系可以看出:信号的截至频率,与它的周期 没有直接关系,Tise越小,信号变化沿越快, Knee越高; Trise越大,信号变化沿越慢, Knee越低。 2.5S参数 s参数是措述一个高频网络特性的参数,其原理同电路理论里的乙参数,Y参数类似。 但由于Z和Y参数的测量存在开路短路情况,不适合高频情况下应用,所有用S参数来描 述。如图所示,当端口2匹[时,可以定义两个S参数S11和S22,S11反射系数,S21 是传输系数。 ANSOF subsidiary*ANBY&,ne. PCB信号完整性甩源完整性和EM分析培训手册 Incident Transmitted b2 S Reflected Electrical Connection i Load b a2=0 Return Loss S11 Insertion Loss s 2 2 对于常见两端口互联结构,可以定义四个S参数:其中S11和S22称插入损耗,反映 了信号通过传输线网络的能力;S21和S12称为回波损耗,反映了信号在传输线网络上的 反射状况。 1=0 b Electrical Connection Load Reflected 2 b. transmitted Incident b Return loss 日 2 a2a=0 Insertion loss s 2 a。a;=0 关注信号完整性的同吋,电源完整性也是个重要的问题。 2.6电源完整性的定义 电源完整性分析的主要目标就是能够给芯片电路提供干净的电源,消除电源噪声对芯片 输出信号的影响。电源噪声对芯片的影响,会引起输出信号的逻辑错误,或者产生时序问题。 此外,电源地內络和信号网终不是割袈的,而是紧紧耥合在一起的。所以电源地的噪声还会 通过耦合影响信号线,或者辐射到外面,会产生EMl、EMC的问题等等 4 PCB信号完整性/电源完整性和EM分析培训手册 ANSOFT subsIdiary ef ANRY, las, Logic failure Timing Delay, skew Powrer Sianal traces ss Coupling to Signal I ine EMI 27同步开关噪声 当芯片的多个○口同时同向翻转,比如从1到0的时候,多个ⅣO的 buffer同时消耗 的电流叠加在电源和地的PN脚上产生一个较大的电流,这个变化的电流在封装和PN脚 的寄生电感L上会形成个噪声电压aV=Ldlt,这就是同步开关噪声。 VEVCC+DV D|=D|+D2+…Dhn Common Power Supply DI2 Dir H Parasitic Inductance (due to Pins, Bond-wire, etc. L Common Ground Chip 28PDS的阻抗以及月标阻抗的定义 电源从电源模块岀发,一般会经过电路板,封装和芯片内部的互联,最后传递给晶体管 这是一个分层的电源网终,我们一般称之为电源供给系统(PDS)。电源完整性分析的核心 內容,就是怎样设计整个电源供给网络或者其中的·部分,使得电源地网络产生的噪声最小 PDs的阳抗定义为从芯片这一端看整个电源供给系统的阻抗: ligh-Speed Power Digital Device Delivery system ANSOF a subsidiary efI PCB信号完整性甩源完整性和EM分析培训手册 PDs的设计目标就是使降低整个网络的阻抗,从而减少电源地网络的噪声。而目标阻 抗考察的是无源的电源地网络设计,它的定义为 (Pover Sup/y Vollage)x(Alloed Ripple Current 比如,一个33伏的电源平面,如果允许的电压波动是5%,通过的电流是2安培,那 我们可以求出目标阡抗是82.5毫欧。也就是整个PDS系统的阻抗小于82.5毫欧,这个系 统的电源完整性就没有问题,即波动小于5%。当然实际的运算过程并没有这么简单,因为 电流值并不是恒定不变,而是频率相关,所以目标阻抗乜是一个频率相关的值。 2.9去耦电容 由于寄生参数的作用,一个非理想的电容通常会等效为一个ESL+ESR+C的串联网络, 从而构成了个串联谐振电路: ESL ESR rYYLW 其谐振频率为: 2TLO 下图是一个电容的阻抗特性随频率变化的曲线,可以看到,当C和ESR固定时,不同 的ESL对应了不同的谐振频率: 1.0E1006 1,0E+006 1,0E+004 apitong平巡甲x啊o 1.E+003 10E+002 1.0E+001 Decreased esl 1.0E+000 shifts sRF higher in frequency 10E001 10E002 100 001000.0o1000o0 而当C和ESL固定时,不同的ESR对应的谐振频率点是相同的,所改变的仅仅是谐 振点处阻抗的大小: PCB信号完整性/电源完整性和EM分析培训手册 ANSOFT subsIdiary ef ANRY, las, 10Et003 Decreased esr shifts srf lower E+002 in magnitude 10E+001 ESL 10E+000 1.0E001 1.0E00 100.00 100doo F MHz 2.10S∥P/与EM的关系 在高性能的PCB设计中,SP和EM这三个方面是密切联系,相互影响的。 sequency Domain Time Domain Signal Integrity Power Integrity Electromagnetic Interference SUPWEM相作用,不可分割 高速信号的珧变沿所携带的高频分量,更容易引发高频的EM辐射;高速信号山于过 孔换层或跨分割除了造成阻抗不连续,也会引起电源和地平面上信号回流路径不理想,造成 电源完整性问题;PCB电源或地平面本身固有的诣振模式被激发,也会引起信号S参数的 变化,进而引起信号完整性问题;电源和地上的噪声引起的共模辐射,也会带来严重的EM 辐射;EM!的传导和辐射「扰,同样也会造成电了系统的电源波动或信号恶化,产生S|/P ANSOF a subsidiary efI PCB信号完整性甩源完整性和EM分析培训手册 问题。PCB设计过程中同时针对这三个方面进行考察和控制,是高性能PCB系统仿真和设 计的必然趋势 D Through cap to close return path Driver Receiver Displacement current cause Power/Ground cav ity noise 阻抗不运续引的S1和P川题紧相关 自口 凵□□ 口口 电源平面的谐振频点和EM辐射峰值频率相应 3PcB前仿真—熟悉软件界面和基本操作 31PCB数据的导入和检查 Ansoft提供了与当前业界主流的 PCB Layout工具(如A|egro, Board station,PADs, Expedition, Zuken等)之间方便快捷的接口。 下面以PADS为例介绍下PCB文件导入 Ansoft slave的过程。 首先,在PADS中输出*.aSC文件。在输出之前首先要在菜单的 tools-> pour manager 中进行 Plane connect和 Hatch的操作,如下图所示: u Pour Manager Flood Hatch (lane Connect l InternalPlane1 elect点 Internalplant 1 Confirm Connect O peration Start close[邮卫。[H 8 PCB信号完整性/电源完整性和EM分析培训手册 ANSOFT subsIdiary ef ANRY, las, haI■ u Pour Manager Flood Hatch) lane Connect I Hatch Mode 8 Hach点 Fast hatch 匚cx匚se.匚世p 接下来,需要在菜单的too-> option->Sp| it/Mixed plane设置中,对 Save to pcb file 栏选择 All plane data选项。如下图所示: options Drafting Grids < split / Mixed Plene>L Die Component via Patter Save to pcB filt Mixed plane display ○ Plane polygon outline ○ Plane polygon outlines 斗 plane data→ ed plane dat ing radius:0.00 凸 ar ate gap:日 Automatic actions R vIR Create cutouts around embedded plat Lan Help 设置好此项后,在菜单中运行File-> Export,选择*.asc文件的路径和名称后,弹出以 下对话框: 【实例截图】
【核心代码】
高性能PCB 的SI/PI 和EMI/EMC 仿真设计
ANSOF a subsidiary efI PCB信号完整性甩源完整性和EM分析培训手册 是瞬时,也就是瞬态情况下的阻抗: ++++++++ 这个阻抗是传输线本身的物理结构决定的,一般会设计成50欧姆,这是在微波的发展 过程中逐渐形成的。射频电缆特性阻抗在70多欧姆左右吋,传输损耗最小;在30多欧姆吋, 承受功率最大。两者综合,选择50欧姆,同时照呗到两种性能,所以就选择了50欧姆作 为一个标准。如果外接的阻抗冋特征阻抗不一致,就会产生反射 2.3反射系数和信号反射 当传输线的传播的信号到达某个阻抗不连续的节点时,信号会发生反射,就像水流通过 不同∏径的管道接∏时,水面产生波动样。根据反射电压和入射电压的比值,可以定义传 输线上的反射系数F。 R-Z .R,+z 当负载阻抗大于输入阻抗,反射系数r>0,反射信号与入射信号同向叠加:当负载阻抗 小于输入阻抗,反射系数r<0,反射信号与入射信号反向相减。传输线的阻抗的不连续不仅 发生在终端,当反射信号传播到源端后,同冋样也会由于阻抗不连续产生二次反射,最终,信 号归于稳定。下图显示了在信号跳变的瞬间,源端和负载端的电压变化 Re100 vs=15 rs=13 z0=50.t=1ns r1日35 R1=200 Ens 002y og 1v BC state O5Y 3ns n了 01y 1- hs 3暂 n25 ins 05y ins PCB信号完整性/电源完整性和EM分析培训手册 ANSOFT subsIdiary ef ANRY, las, 2.4截止板率 amplitude C-I 1000 Frequency. relative at knes mutP昏 frequency, spectrum l。 ck rat sr品 ight slo rise ar i his esample 对于一个厝期性的数字信号,其频谱如上图中所示,高次湝波分量随频率升高而下降, 定义其截止频率为 Knee =0.35/ Trise 由图中可以看山,信号的主要高次谐波分量,即能量集中在 Knee以内,所以通常考 察信号、信道的特性时,关注的是截止频率以内的部分,而对于截止频率之外,由于信号能 量很弱,可以忽略不计。从 Knee与 Trise的关系可以看出:信号的截至频率,与它的周期 没有直接关系,Tise越小,信号变化沿越快, Knee越高; Trise越大,信号变化沿越慢, Knee越低。 2.5S参数 s参数是措述一个高频网络特性的参数,其原理同电路理论里的乙参数,Y参数类似。 但由于Z和Y参数的测量存在开路短路情况,不适合高频情况下应用,所有用S参数来描 述。如图所示,当端口2匹[时,可以定义两个S参数S11和S22,S11反射系数,S21 是传输系数。 ANSOF subsidiary*ANBY&,ne. PCB信号完整性甩源完整性和EM分析培训手册 Incident Transmitted b2 S Reflected Electrical Connection i Load b a2=0 Return Loss S11 Insertion Loss s 2 2 对于常见两端口互联结构,可以定义四个S参数:其中S11和S22称插入损耗,反映 了信号通过传输线网络的能力;S21和S12称为回波损耗,反映了信号在传输线网络上的 反射状况。 1=0 b Electrical Connection Load Reflected 2 b. transmitted Incident b Return loss 日 2 a2a=0 Insertion loss s 2 a。a;=0 关注信号完整性的同吋,电源完整性也是个重要的问题。 2.6电源完整性的定义 电源完整性分析的主要目标就是能够给芯片电路提供干净的电源,消除电源噪声对芯片 输出信号的影响。电源噪声对芯片的影响,会引起输出信号的逻辑错误,或者产生时序问题。 此外,电源地內络和信号网终不是割袈的,而是紧紧耥合在一起的。所以电源地的噪声还会 通过耦合影响信号线,或者辐射到外面,会产生EMl、EMC的问题等等 4 PCB信号完整性/电源完整性和EM分析培训手册 ANSOFT subsIdiary ef ANRY, las, Logic failure Timing Delay, skew Powrer Sianal traces ss Coupling to Signal I ine EMI 27同步开关噪声 当芯片的多个○口同时同向翻转,比如从1到0的时候,多个ⅣO的 buffer同时消耗 的电流叠加在电源和地的PN脚上产生一个较大的电流,这个变化的电流在封装和PN脚 的寄生电感L上会形成个噪声电压aV=Ldlt,这就是同步开关噪声。 VEVCC+DV D|=D|+D2+…Dhn Common Power Supply DI2 Dir H Parasitic Inductance (due to Pins, Bond-wire, etc. L Common Ground Chip 28PDS的阻抗以及月标阻抗的定义 电源从电源模块岀发,一般会经过电路板,封装和芯片内部的互联,最后传递给晶体管 这是一个分层的电源网终,我们一般称之为电源供给系统(PDS)。电源完整性分析的核心 內容,就是怎样设计整个电源供给网络或者其中的·部分,使得电源地网络产生的噪声最小 PDs的阳抗定义为从芯片这一端看整个电源供给系统的阻抗: ligh-Speed Power Digital Device Delivery system ANSOF a subsidiary efI PCB信号完整性甩源完整性和EM分析培训手册 PDs的设计目标就是使降低整个网络的阻抗,从而减少电源地网络的噪声。而目标阻 抗考察的是无源的电源地网络设计,它的定义为 (Pover Sup/y Vollage)x(Alloed Ripple Current 比如,一个33伏的电源平面,如果允许的电压波动是5%,通过的电流是2安培,那 我们可以求出目标阡抗是82.5毫欧。也就是整个PDS系统的阻抗小于82.5毫欧,这个系 统的电源完整性就没有问题,即波动小于5%。当然实际的运算过程并没有这么简单,因为 电流值并不是恒定不变,而是频率相关,所以目标阻抗乜是一个频率相关的值。 2.9去耦电容 由于寄生参数的作用,一个非理想的电容通常会等效为一个ESL+ESR+C的串联网络, 从而构成了个串联谐振电路: ESL ESR rYYLW 其谐振频率为: 2TLO 下图是一个电容的阻抗特性随频率变化的曲线,可以看到,当C和ESR固定时,不同 的ESL对应了不同的谐振频率: 1.0E1006 1,0E+006 1,0E+004 apitong平巡甲x啊o 1.E+003 10E+002 1.0E+001 Decreased esl 1.0E+000 shifts sRF higher in frequency 10E001 10E002 100 001000.0o1000o0 而当C和ESL固定时,不同的ESR对应的谐振频率点是相同的,所改变的仅仅是谐 振点处阻抗的大小: PCB信号完整性/电源完整性和EM分析培训手册 ANSOFT subsIdiary ef ANRY, las, 10Et003 Decreased esr shifts srf lower E+002 in magnitude 10E+001 ESL 10E+000 1.0E001 1.0E00 100.00 100doo F MHz 2.10S∥P/与EM的关系 在高性能的PCB设计中,SP和EM这三个方面是密切联系,相互影响的。 sequency Domain Time Domain Signal Integrity Power Integrity Electromagnetic Interference SUPWEM相作用,不可分割 高速信号的珧变沿所携带的高频分量,更容易引发高频的EM辐射;高速信号山于过 孔换层或跨分割除了造成阻抗不连续,也会引起电源和地平面上信号回流路径不理想,造成 电源完整性问题;PCB电源或地平面本身固有的诣振模式被激发,也会引起信号S参数的 变化,进而引起信号完整性问题;电源和地上的噪声引起的共模辐射,也会带来严重的EM 辐射;EM!的传导和辐射「扰,同样也会造成电了系统的电源波动或信号恶化,产生S|/P ANSOF a subsidiary efI PCB信号完整性甩源完整性和EM分析培训手册 问题。PCB设计过程中同时针对这三个方面进行考察和控制,是高性能PCB系统仿真和设 计的必然趋势 D Through cap to close return path Driver Receiver Displacement current cause Power/Ground cav ity noise 阻抗不运续引的S1和P川题紧相关 自口 凵□□ 口口 电源平面的谐振频点和EM辐射峰值频率相应 3PcB前仿真—熟悉软件界面和基本操作 31PCB数据的导入和检查 Ansoft提供了与当前业界主流的 PCB Layout工具(如A|egro, Board station,PADs, Expedition, Zuken等)之间方便快捷的接口。 下面以PADS为例介绍下PCB文件导入 Ansoft slave的过程。 首先,在PADS中输出*.aSC文件。在输出之前首先要在菜单的 tools-> pour manager 中进行 Plane connect和 Hatch的操作,如下图所示: u Pour Manager Flood Hatch (lane Connect l InternalPlane1 elect点 Internalplant 1 Confirm Connect O peration Start close[邮卫。[H 8 PCB信号完整性/电源完整性和EM分析培训手册 ANSOFT subsIdiary ef ANRY, las, haI■ u Pour Manager Flood Hatch) lane Connect I Hatch Mode 8 Hach点 Fast hatch 匚cx匚se.匚世p 接下来,需要在菜单的too-> option->Sp| it/Mixed plane设置中,对 Save to pcb file 栏选择 All plane data选项。如下图所示: options Drafting Grids < split / Mixed Plene>L Die Component via Patter Save to pcB filt Mixed plane display ○ Plane polygon outline ○ Plane polygon outlines 斗 plane data→ ed plane dat ing radius:0.00 凸 ar ate gap:日 Automatic actions R vIR Create cutouts around embedded plat Lan Help 设置好此项后,在菜单中运行File-> Export,选择*.asc文件的路径和名称后,弹出以 下对话框: 【实例截图】
【核心代码】
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论