zedboard官方实例教程

【实例简介】
含vivado实例教程pdf+项目源码6个，高层次综合实验HLS案例5个，嵌入式实验8个，均含项目源码和资料，注意是英文的。
【实例截图】
【核心代码】
zedboard官方实例教程（英文）
└── zedboard官方实例教程（英文）
└── zedboard
├── embedded_advanced
│   ├── 2015_2_zynq_labdocs_pdf
│   │   └── 2015_2_zynq_labdocs_pdf
│   │   ├── lab1.pdf
│   │   ├── lab2.pdf
│   │   ├── lab3.pdf
│   │   ├── lab4.pdf
│   │   ├── lab5.pdf
│   │   └── lab6.pdf
│   ├── 2015_2_zynq_labdocs_pdf.zip
│   ├── 2015_2_zynq_sources
│   │   └── 2015_2_zynq_sources
│   │   ├── lab1
│   │   │   ├── lab1.c
│   │   │   ├── lab1_zedboard.xdc
│   │   │   └── lab1_zybo.xdc
│   │   ├── lab2
│   │   │   ├── lab2.c
│   │   │   ├── lab2_user_logic.vhd
│   │   │   ├── lab2_zedboard.xdc
│   │   │   ├── lab2_zybo.xdc
│   │   │   ├── math_ip
│   │   │   │   ├── component.xml
│   │   │   │   ├── math_ip.data
│   │   │   │   │   ├── constrs_1
│   │   │   │   │   │   └── fileset.xml
│   │   │   │   │   ├── sim_1
│   │   │   │   │   │   └── fileset.xml
│   │   │   │   │   ├── sources_1
│   │   │   │   │   │   └── fileset.xml
│   │   │   │   │   └── wt
│   │   │   │   │   ├── java_command_handlers.wdf
│   │   │   │   │   ├── project.wpc
│   │   │   │   │   └── webtalk_pa.xml
│   │   │   │   ├── math_ip.srcs
│   │   │   │   │   └── sources_1
│   │   │   │   │   └── imports
│   │   │   │   │   └── lab2
│   │   │   │   │   ├── lab2_user_logic.vhd
│   │   │   │   │   └── math_ip.v
│   │   │   │   ├── math_ip.xpr
│   │   │   │   └── xgui
│   │   │   │   └── math_ip_v1_0.tcl
│   │   │   └── math_ip.v
│   │   ├── lab3
│   │   │   └── lab3.c
│   │   ├── lab4
│   │   │   └── lab4.c
│   │   ├── lab5
│   │   │   ├── bit_files.bif
│   │   │   ├── devcfg.c
│   │   │   ├── devcfg.h
│   │   │   ├── lab5_qspi.c
│   │   │   ├── lab5_sd.c
│   │   │   ├── load_elf.s
│   │   │   ├── zedboard
│   │   │   │   ├── QSPI
│   │   │   │   │   ├── lab1.bin
│   │   │   │   │   └── lab3.bin
│   │   │   │   └── SDCard
│   │   │   │   ├── lab1.bin
│   │   │   │   ├── lab1elf.bin
│   │   │   │   ├── lab3.bin
│   │   │   │   └── lab3elf.bin
│   │   │   └── zybo
│   │   │   ├── QSPI
│   │   │   │   ├── lab1.bin
│   │   │   │   └── lab3.bin
│   │   │   └── SDCard
│   │   │   ├── lab1.bin
│   │   │   ├── lab1elf.bin
│   │   │   ├── lab3.bin
│   │   │   └── lab3elf.bin
│   │   └── lab6
│   │   ├── fir.c
│   │   ├── fir_coef.dat
│   │   ├── fir.h
│   │   ├── fir_ip
│   │   │   ├── component.xml
│   │   │   ├── fir_ip.data
│   │   │   │   ├── constrs_1
│   │   │   │   │   └── fileset.xml
│   │   │   │   ├── sim_1
│   │   │   │   │   └── fileset.xml
│   │   │   │   ├── sources_1
│   │   │   │   │   └── fileset.xml
│   │   │   │   └── wt
│   │   │   │   ├── java_command_handlers.wdf
│   │   │   │   ├── project.wpc
│   │   │   │   └── webtalk_pa.xml
│   │   │   ├── fir_ip.filter
│   │   │   ├── fir_ip.srcs
│   │   │   │   └── sources_1
│   │   │   │   └── imports
│   │   │   │   └── verilog
│   │   │   │   ├── fir_ap_rst_if.v
│   │   │   │   ├── fir_c_rom.dat
│   │   │   │   ├── fir_c.v
│   │   │   │   ├── fir_io_if.v
│   │   │   │   ├── fir_shift_reg_ram.dat
│   │   │   │   ├── fir_shift_reg.v
│   │   │   │   ├── fir_top.v
│   │   │   │   └── fir.v
│   │   │   ├── fir_ip.xpr
│   │   │   ├── fir_top_0
│   │   │   │   ├── fir_top_0.xci
│   │   │   │   └── fir_top_0.xml
│   │   │   ├── fir_top_0_0
│   │   │   │   ├── fir_top_0.xci
│   │   │   │   └── fir_top_0.xml
│   │   │   └── xgui
│   │   │   └── fir_top_v1_0.tcl
│   │   ├── lab6.c
│   │   ├── lab6.h
│   │   └── xfir_fir_io.h
│   └── 2015_2_zynq_sources.zip
├── embedded_design
│   ├── labdocs
│   │   ├── lab1.pdf
│   │   ├── lab2.pdf
│   │   ├── lab3.pdf
│   │   ├── lab4.pdf
│   │   └── lab5.pdf
│   ├── labdocs.zip
│   ├── labsource
│   │   └── sources
│   │   ├── lab2
│   │   │   ├── lab2.c
│   │   │   └── lab2.xdc
│   │   ├── lab3
│   │   │   ├── lab3_system.xdc
│   │   │   ├── lab3_user_logic.v
│   │   │   └── user_logic_instantiation.txt
│   │   ├── lab4
│   │   │   ├── lab4.c
│   │   │   └── lab4_soln.c
│   │   ├── lab5
│   │   │   ├── lab5.c
│   │   │   └── lab5_completed.c
│   │   └── ps7_system_prj.xml
│   └── labsource.zip
├── HLS_lab
│   ├── labdocs
│   │   ├── 01_Lab1.pdf
│   │   ├── 02_Lab2.pdf
│   │   ├── 03_Lab3.pdf
│   │   └── 04_Lab4.pdf
│   └── labsource
│   └── labs
│   ├── lab1
│   │   ├── matrixmul.cpp
│   │   ├── matrixmul.h
│   │   └── matrixmul_test.cpp
│   ├── lab2
│   │   ├── image_aux.c
│   │   ├── image_aux.h
│   │   ├── Makefile
│   │   ├── test_data
│   │   │   ├── input.dat
│   │   │   ├── output.dat
│   │   │   └── output.golden.dat
│   │   ├── yuv_filter.c
│   │   ├── yuv_filter.h
│   │   ├── yuv_filter_test.c
│   │   ├── zed_yuv_filter.tcl
│   │   └── zybo_yuv_filter.tcl
│   ├── lab3
│   │   ├── dct.c
│   │   ├── dct_coeff_table.txt
│   │   ├── dct.h
│   │   ├── dct.tcl
│   │   ├── dct_test.c
│   │   ├── in.dat
│   │   ├── Makefile
│   │   ├── out.golden.dat
│   │   └── vivado_hls.log
│   └── lab4
│   ├── corrupted_music_4kHz.wav
│   ├── fir.c
│   ├── fir_coef.dat
│   ├── fir.h
│   ├── fir_test.c
│   ├── ip_repo
│   │   ├── zed_audio_ctrl
│   │   │   ├── component.xml
│   │   │   ├── xgui
│   │   │   │   └── i2s_ctrl_v1_0.tcl
│   │   │   └── zed_audio_ctrl.srcs
│   │   │   └── sources_1
│   │   │   └── imports
│   │   │   └── i2s_audio
│   │   │   ├── address_decoder.vhd
│   │   │   ├── axi_lite_ipif.vhd
│   │   │   ├── common_types.vhd
│   │   │   ├── family_support.vhd
│   │   │   ├── i2s_ctrl.vhd
│   │   │   ├── iis_deser.vhd
│   │   │   ├── iis_ser.vhd
│   │   │   ├── pselect_f.vhd
│   │   │   ├── slave_attachment.vhd
│   │   │   └── user_logic.vhd
│   │   └── zybo_audio_codec
│   │   ├── component.xml
│   │   ├── xgui
│   │   │   ├── i2s_ctrl_v1_0.tcl
│   │   │   └── zybo_audio_ctrl_v1_0.tcl
│   │   ├── zybo_audio_codec.data
│   │   │   ├── constrs_1
│   │   │   │   └── fileset.xml
│   │   │   ├── runs
│   │   │   │   ├── impl_1.psg
│   │   │   │   ├── runs.xml
│   │   │   │   ├── synth_1
│   │   │   │   │   ├── constrs_in.xml
│   │   │   │   │   ├── sources.xml
│   │   │   │   │   └── synth_1.psg
│   │   │   │   └── synth_1.psg
│   │   │   ├── sim_1
│   │   │   │   └── fileset.xml
│   │   │   ├── sources_1
│   │   │   │   └── fileset.xml
│   │   │   └── wt
│   │   │   ├── java_command_handlers.wdf
│   │   │   ├── project.wpc
│   │   │   ├── synthesis.wdf
│   │   │   └── webtalk_pa.xml
│   │   ├── zybo_audio_codec.runs
│   │   │   └── synth_1
│   │   │   ├── fsm_encoding.os
│   │   │   ├── htr.txt
│   │   │   ├── i2s_ctrl.dcp
│   │   │   ├── i2s_ctrl.rds
│   │   │   ├── i2s_ctrl.tcl
│   │   │   ├── i2s_ctrl_utilization_synth.pb
│   │   │   ├── i2s_ctrl_utilization_synth.rpt
│   │   │   ├── ISEWrap.js
│   │   │   ├── ISEWrap.sh
│   │   │   ├── project.wdf
│   │   │   ├── rundef.js
│   │   │   ├── runme.bat
│   │   │   ├── runme.log
│   │   │   ├── runme.sh
│   │   │   ├── vivado.jou
│   │   │   └── vivado.pb
│   │   ├── zybo_audio_codec.srcs
│   │   │   └── sources_1
│   │   │   └── imports
│   │   │   └── i2s_audio
│   │   │   ├── address_decoder.vhd
│   │   │   ├── axi_lite_ipif.vhd
│   │   │   ├── common_types.vhd
│   │   │   ├── family_support.vhd
│   │   │   ├── i2s_ctrl.vhd
│   │   │   ├── iis_deser.vhd
│   │   │   ├── iis_ser.vhd
│   │   │   ├── pselect_f.vhd
│   │   │   ├── slave_attachment.vhd
│   │   │   └── user_logic.vhd
│   │   ├── zybo_audio_codec.xpr
│   │   └── zybo_audio_ctrl_0
│   │   ├── zybo_audio_ctrl_0.xci
│   │   └── zybo_audio_ctrl_0.xml
│   ├── zed_audio_constraints.xdc
│   ├── zed_audio.h
│   ├── zed_audio_project_create.tcl
│   ├── zed_testapp.c
│   ├── zybo_audio_constraints.xdc
│   ├── zybo_audio.h
│   ├── zybo_audio_project_create.tcl
│   └── zybo_testapp.c
├── linux_embedded
│   ├── 2015_4_zynq_zedboard_labdocs_pdf
│   │   └── 2015_4_zynq_zedboard_labdocs_pdf
│   │   ├── lab1_zed.pdf
│   │   ├── lab2_zed.pdf
│   │   ├── lab3_zed.pdf
│   │   ├── lab4_zed.pdf
│   │   ├── lab5_zed.pdf
│   │   ├── lab6_zed.pdf
│   │   ├── lab7_zed.pdf
│   │   └── lab8_zed.pdf
│   └── 2015_4_zynq_zedboard_sources
│   └── 2015_4_zynq_zedboard_sources
│   ├── lab1
│   │   └── SDCard
│   │   ├── BOOT.BIN
│   │   └── image.ub
│   ├── lab4
│   │   └── cgi-leds
│   │   ├── cgi-leds.c
│   │   ├── cgi_leds.c
│   │   ├── cgivars.c
│   │   ├── cgivars.h
│   │   ├── htmllib.c
│   │   ├── htmllib.h
│   │   ├── Kconfig
│   │   ├── led.cgi.c
│   │   ├── led_cgi.h
│   │   ├── led-gpio.c
│   │   └── Makefile
│   ├── lab5
│   │   ├── gpio-dev-mem-test
│   │   │   └── gpio-dev-mem-test.c
│   │   └── gpio-uio-test
│   │   └── gpio-uio-test.c
│   ├── lab6
│   │   ├── output.bif
│   │   └── system-top.dts
│   ├── lab7
│   │   ├── ip
│   │   │   ├── autoimpl.log
│   │   │   ├── auxiliary.xml
│   │   │   ├── component.xml
│   │   │   ├── constraints
│   │   │   │   └── fir_ooc.xdc
│   │   │   ├── doc
│   │   │   │   └── ReleaseNotes.txt
│   │   │   ├── drivers
│   │   │   │   └── fir_top_v1_0
│   │   │   │   ├── data
│   │   │   │   │   ├── fir_top.mdd
│   │   │   │   │   └── fir_top.tcl
│   │   │   │   └── src
│   │   │   │   ├── Makefile
│   │   │   │   ├── xfir.c
│   │   │   │   ├── xfir.h
│   │   │   │   ├── xfir_hw.h
│   │   │   │   ├── xfir_linux.c
│   │   │   │   └── xfir_sinit.c
│   │   │   ├── example
│   │   │   │   ├── ipi_example.bat
│   │   │   │   └── ipi_example.tcl
│   │   │   ├── hdl
│   │   │   │   └── verilog
│   │   │   │   ├── fir_ap_rst_if.v
│   │   │   │   ├── fir_c_rom.dat
│   │   │   │   ├── fir_c.v
│   │   │   │   ├── fir_fir_io_if.v
│   │   │   │   ├── fir_shift_reg_ram.dat
│   │   │   │   ├── fir_shift_reg.v
│   │   │   │   ├── fir_top.v
│   │   │   │   └── fir.v
│   │   │   ├── misc
│   │   │   │   └── logo.png
│   │   │   ├── pack.bat
│   │   │   ├── run_ippack.tcl
│   │   │   ├── vivado.jou
│   │   │   ├── vivado.log
│   │   │   ├── xgui
│   │   │   │   └── fir_v1_0.tcl
│   │   │   └── xilinx_com_hls_fir_1_0.zip
│   │   ├── lab7.xdc
│   │   └── zed_audio_ctrl
│   │   ├── component.xml
│   │   ├── xgui
│   │   │   └── i2s_ctrl_v1_0.tcl
│   │   └── zed_audio_ctrl.srcs
│   │   └── sources_1
│   │   └── imports
│   │   └── i2s_audio
│   │   ├── address_decoder.vhd
│   │   ├── axi_lite_ipif.vhd
│   │   ├── common_types.vhd
│   │   ├── family_support.vhd
│   │   ├── i2s_ctrl.vhd
│   │   ├── iis_deser.vhd
│   │   ├── iis_ser.vhd
│   │   ├── pselect_f.vhd
│   │   ├── slave_attachment.vhd
│   │   └── user_logic.vhd
│   └── lab8
│   ├── codec-test
│   │   ├── audio.h
│   │   ├── codec-test.c
│   │   └── Makefile
│   ├── fir-uio-test
│   │   ├── fir-uio-test.c
│   │   └── Makefile
│   ├── ip
│   │   ├── autoimpl.log
│   │   ├── auxiliary.xml
│   │   ├── component.xml
│   │   ├── constraints
│   │   │   └── fir_ooc.xdc
│   │   ├── doc
│   │   │   └── ReleaseNotes.txt
│   │   ├── drivers
│   │   │   └── fir_top_v1_0
│   │   │   ├── data
│   │   │   │   ├── fir_top.mdd
│   │   │   │   └── fir_top.tcl
│   │   │   └── src
│   │   │   ├── Makefile
│   │   │   ├── xfir.c
│   │   │   ├── xfir.h
│   │   │   ├── xfir_hw.h
│   │   │   ├── xfir_linux.c
│   │   │   └── xfir_sinit.c
│   │   ├── example
│   │   │   ├── ipi_example.bat
│   │   │   └── ipi_example.tcl
│   │   ├── hdl
│   │   │   └── verilog
│   │   │   ├── fir_ap_rst_if.v
│   │   │   ├── fir_c_rom.dat
│   │   │   ├── fir_c.v
│   │   │   ├── fir_fir_io_if.v
│   │   │   ├── fir_shift_reg_ram.dat
│   │   │   ├── fir_shift_reg.v
│   │   │   ├── fir_top.v
│   │   │   └── fir.v
│   │   ├── misc
│   │   │   └── logo.png
│   │   ├── pack.bat
│   │   ├── run_ippack.tcl
│   │   ├── vivado.jou
│   │   ├── vivado.log
│   │   ├── xgui
│   │   │   └── fir_v1_0.tcl
│   │   └── xilinx_com_hls_fir_1_0.zip
│   ├── system-top.dts
│   ├── zed_audio_ctrl
│   │   ├── component.xml
│   │   ├── xgui
│   │   │   └── i2s_ctrl_v1_0.tcl
│   │   └── zed_audio_ctrl.srcs
│   │   └── sources_1
│   │   └── imports
│   │   └── i2s_audio
│   │   ├── address_decoder.vhd
│   │   ├── axi_lite_ipif.vhd
│   │   ├── common_types.vhd
│   │   ├── family_support.vhd
│   │   ├── i2s_ctrl.vhd
│   │   ├── iis_deser.vhd
│   │   ├── iis_ser.vhd
│   │   ├── pselect_f.vhd
│   │   ├── slave_attachment.vhd
│   │   └── user_logic.vhd
│   └── zed-audio-test
│   ├── audio.h
│   ├── Makefile
│   └── zed-audio-test.c
└── vivado_lab
├── 2014_2_zynq_labdocs_pdf
│   ├── lab1.pdf
│   ├── lab2.pdf
│   ├── lab3.pdf
│   ├── lab4.pdf
│   ├── lab5.pdf
│   └── lab6.pdf
└── 2014_2_zynq_zedboard_sources
└── 2014_2_zynq_sources
├── lab1
│   ├── lab1_tb.v
│   ├── lab1.v
│   └── lab1.xdc
├── lab2
│   ├── led_ctl.v
│   ├── meta_harden.v
│   ├── uart_baud_gen.v
│   ├── uart_led_pins.xdc
│   ├── uart_led_timing.xdc
│   ├── uart_led.v
│   ├── uart_rx_ctl.v
│   └── uart_rx.v
├── lab3
│   ├── led_ctl.v
│   ├── meta_harden.v
│   ├── uart_baud_gen.v
│   ├── uart_led_pins.xdc
│   ├── uart_led_timing.xdc
│   ├── uart_led.v
│   ├── uart_rx_ctl.v
│   └── uart_rx.v
├── lab4
│   ├── clk_div.v
│   ├── clk_gen.v
│   ├── clkx_bus.v
│   ├── clogb2.txt
│   ├── cmd_parse.v
│   ├── dac_spi.v
│   ├── debouncer.v
│   ├── ip
│   │   └── char_fifo
│   │   ├── blk_mem_gen_v8_0
│   │   │   ├── blk_mem_axi_read_fsm.vhd
│   │   │   ├── blk_mem_axi_read_wrapper.vhd
│   │   │   ├── blk_mem_axi_regs_fwd.vhd
│   │   │   ├── blk_mem_axi_write_fsm.vhd
│   │   │   ├── blk_mem_axi_write_wrapper.vhd
│   │   │   ├── blk_mem_gen_bindec.vhd
│   │   │   ├── blk_mem_gen_ecc_decoder.vhd
│   │   │   ├── blk_mem_gen_ecc_encoder.vhd
│   │   │   ├── blk_mem_gen_generic_cstr.vhd
│   │   │   ├── blk_mem_gen_getinit_pkg.vhd
│   │   │   ├── blk_mem_gen_mux.vhd
│   │   │   ├── blk_mem_gen_prim_width.vhd
│   │   │   ├── blk_mem_gen_prim_wrapper_v6_init.vhd
│   │   │   ├── blk_mem_gen_prim_wrapper_v6.vhd
│   │   │   ├── blk_mem_gen_top.vhd
│   │   │   ├── blk_mem_gen_v8_0_defaults.vhd
│   │   │   ├── blk_mem_gen_v8_0_pkg.vhd
│   │   │   ├── blk_mem_gen_v8_0_synth_comp.vhd
│   │   │   ├── blk_mem_gen_v8_0_synth.vhd
│   │   │   ├── blk_mem_gen_v8_0.vhd
│   │   │   ├── blk_mem_input_block.vhd
│   │   │   ├── blk_mem_min_area_pkg.vhd
│   │   │   └── blk_mem_output_block.vhd
│   │   ├── char_fifo
│   │   │   ├── char_fifo_clocks.xdc
│   │   │   ├── char_fifo_ooc.xdc
│   │   │   ├── char_fifo.xdc
│   │   │   ├── example_design
│   │   │   │   ├── char_fifo_exdes.vhd
│   │   │   │   └── char_fifo_exdes.xdc
│   │   │   └── simulation
│   │   │   ├── char_fifo_dgen.vhd
│   │   │   ├── char_fifo_dverif.vhd
│   │   │   ├── char_fifo_pctrl.vhd
│   │   │   ├── char_fifo_pkg.vhd
│   │   │   ├── char_fifo_rng.vhd
│   │   │   ├── char_fifo_synth.vhd
│   │   │   └── char_fifo_tb.vhd
│   │   ├── char_fifo_ex.tcl
│   │   ├── char_fifo.veo
│   │   ├── char_fifo.xci
│   │   ├── char_fifo.xml
│   │   ├── fifo_generator_v10_0
│   │   │   ├── builtin
│   │   │   │   ├── bin_cntr.vhd
│   │   │   │   ├── builtin_extdepth_low_latency.vhd
│   │   │   │   ├── builtin_extdepth_v6.vhd
│   │   │   │   ├── builtin_extdepth.vhd
│   │   │   │   ├── builtin_prim_v6.vhd
│   │   │   │   ├── builtin_prim.vhd
│   │   │   │   ├── builtin_top_v6.vhd
│   │   │   │   ├── builtin_top.vhd
│   │   │   │   ├── clk_x_pntrs_builtin.vhd
│   │   │   │   ├── delay.vhd
│   │   │   │   ├── fifo_generator_v10_0_builtin.vhd
│   │   │   │   ├── fifo_generator_v10_0_comps_builtin.vhd
│   │   │   │   ├── logic_builtin.vhd
│   │   │   │   └── reset_builtin.vhd
│   │   │   ├── common
│   │   │   │   ├── input_blk.vhd
│   │   │   │   ├── output_blk.vhd
│   │   │   │   ├── rd_pe_as.vhd
│   │   │   │   ├── rd_pe_ss.vhd
│   │   │   │   ├── shft_ram.vhd
│   │   │   │   ├── shft_wrapper.vhd
│   │   │   │   ├── synchronizer_ff.vhd
│   │   │   │   ├── wr_pf_as.vhd
│   │   │   │   └── wr_pf_ss.vhd
│   │   │   ├── fifo16_patch
│   │   │   │   ├── fifo16_patch_top.vhd
│   │   │   │   ├── fifo_generator_v10_0_fifo16_patch.vhd
│   │   │   │   ├── input_block_fifo16_patch.vhd
│   │   │   │   ├── output_block_fifo16_patch.vhd
│   │   │   │   ├── rgtw.vhd
│   │   │   │   └── wgtr.vhd
│   │   │   ├── fifo_generator_top.vhd
│   │   │   ├── fifo_generator_v10_0_defaults.vhd
│   │   │   ├── fifo_generator_v10_0_pkg.vhd
│   │   │   ├── fifo_generator_v10_0_synth.vhd
│   │   │   ├── fifo_generator_v10_0.vhd
│   │   │   ├── ramfifo
│   │   │   │   ├── async_fifo.vhd
│   │   │   │   ├── axi_reg_slice.vhd
│   │   │   │   ├── clk_x_pntrs.vhd
│   │   │   │   ├── compare.vhd
│   │   │   │   ├── dc_ss_fwft.vhd
│   │   │   │   ├── dc_ss.vhd
│   │   │   │   ├── dmem.vhd
│   │   │   │   ├── fifo_generator_ramfifo.vhd
│   │   │   │   ├── logic_sshft.vhd
│   │   │   │   ├── memory.vhd
│   │   │   │   ├── rd_bin_cntr.vhd
│   │   │   │   ├── rd_dc_as.vhd
│   │   │   │   ├── rd_dc_fwft_ext_as.vhd
│   │   │   │   ├── rd_fwft.vhd
│   │   │   │   ├── rd_handshaking_flags.vhd
│   │   │   │   ├── rd_logic_pkt_fifo.vhd
│   │   │   │   ├── rd_logic.vhd
│   │   │   │   ├── rd_pe_sshft.vhd
│   │   │   │   ├── rd_status_flags_as.vhd
│   │   │   │   ├── rd_status_flags_sshft.vhd
│   │   │   │   ├── rd_status_flags_ss.vhd
│   │   │   │   ├── reset_blk_ramfifo.vhd
│   │   │   │   ├── updn_cntr.vhd
│   │   │   │   ├── wr_bin_cntr.vhd
│   │   │   │   ├── wr_dc_as.vhd
│   │   │   │   ├── wr_dc_fwft_ext_as.vhd
│   │   │   │   ├── wr_handshaking_flags.vhd
│   │   │   │   ├── wr_logic_pkt_fifo.vhd
│   │   │   │   ├── wr_logic.vhd
│   │   │   │   ├── wr_pf_sshft.vhd
│   │   │   │   ├── wr_status_flags_as.vhd
│   │   │   │   ├── wr_status_flags_sshft.vhd
│   │   │   │   └── wr_status_flags_ss.vhd
│   │   │   └── simulation
│   │   │   └── fifo_generator_v10_0.v
│   │   ├── sim
│   │   │   └── char_fifo.v
│   │   └── synth
│   │   └── char_fifo.vhd
│   ├── lb_ctl.v
│   ├── meta_harden.v
│   ├── out_ddr_flop.v
│   ├── reset_bridge.v
│   ├── resp_gen.v
│   ├── rst_gen.v
│   ├── samp_gen.v
│   ├── samp_ram.v
│   ├── testpattern.txt
│   ├── to_bcd.v
│   ├── uart_baud_gen.v
│   ├── uart_rx_ctl.v
│   ├── uart_rx.v
│   ├── uart_tx_ctl.v
│   ├── uart_tx.v
│   ├── wave_gen_pins.xdc
│   ├── wave_gen_timing.xdc
│   └── wave_gen.v
├── lab5
│   ├── led_ctl.v
│   ├── meta_harden.v
│   ├── uart_baud_gen.v
│   ├── uart_led.txt
│   ├── uart_rx_ctl.v
│   └── uart_rx.v
└── lab6
├── led_ctl.v
├── meta_harden.v
├── uart_baud_gen.v
├── uart_led_pins.xdc
├── uart_led_timing.xdc
├── uart_led.v
├── uart_rx_ctl.v
└── uart_rx.v

161 directories, 481 files