实例介绍
【实例简介】
John Williams 著作，李林翻译的 《Verilog数字VLSI设计教程》的光盘内容，注意没有书的PDF，是源码等资料
【实例截图】
【核心代码】
Verilog数字VLSI设计教程
└── Verilog数字VLSI设计教程
├── Lab01
│ ├── AndOr.v
│ ├── Intro_Top.sct
│ ├── Intro_Top.spj
│ ├── Intro_Top.v
│ ├── Intro_Top.vcs
│ ├── Lab01_Ans
│ │ ├── AndOr.v
│ │ ├── default.cfg
│ │ ├── Intro_Netlist.v
│ │ ├── Intro_TopFlat.sdf
│ │ ├── Intro_TopFlat.v
│ │ ├── Intro_Top.sct
│ │ ├── Intro_Top.SDF
│ │ ├── Intro_Top.spj
│ │ ├── Intro_Top.v
│ │ ├── Intro_Top.vcs
│ │ ├── SR.v
│ │ ├── TestBench.v
│ │ ├── VCS_SimRun.VCD
│ │ └── XorNor.v
│ ├── SR.v
│ ├── TestBench.v
│ └── XorNor.v
├── Lab02
│ └── Lab02_Ans
│ ├── default.cfg
│ ├── Extend.spj
│ ├── Extend.v
│ ├── Vector.spj
│ └── Vector.v
├── Lab03
│ ├── Converter.v
│ ├── Counter.spj
│ ├── Counter.v
│ ├── Lab03_Ans
│ │ ├── Integers.spj
│ │ ├── Integers.v
│ │ ├── Step01
│ │ │ ├── Converter.v
│ │ │ ├── Counter.v
│ │ │ ├── ParamCounterTop_Area.sct
│ │ │ ├── ParamCounterTopNetlist_Area.sdf
│ │ │ ├── ParamCounterTopNetlist_Area.v
│ │ │ ├── ParamCounterTopNetlist_pPad12_Area.sdf
│ │ │ ├── ParamCounterTopNetlist_pPad12_Area.v
│ │ │ ├── ParamCounterTopNetlist_Speed.sdf
│ │ │ ├── ParamCounterTopNetlist_Speed.v
│ │ │ ├── ParamCounterTop_Speed.sct
│ │ │ ├── ParamCounterTop_Step1_pPad12_Area.sct
│ │ │ └── ParamCounterTop.v
│ │ ├── Truncate.spj
│ │ └── Truncate.v
│ ├── ParamCounterFiles.vcs
│ ├── ParamCounterTop.spj
│ ├── ParamCounterTop_Step1.sct
│ └── ParamCounterTop.v
├── Lab04
│ ├── Lab04_Ans
│ │ ├── Step01_03
│ │ │ ├── FlipFlopsNetlist_AreaHigh.v
│ │ │ ├── FlipFlops.sct
│ │ │ ├── FlipFlops.spj
│ │ │ ├── FlipFlops.v
│ │ │ ├── LatchesNetlist_AreaHigh.v
│ │ │ ├── Latches.sct
│ │ │ ├── Latches.spj
│ │ │ ├── Latches.v
│ │ │ ├── SyncClearFlipFlopNetlist_AreaHigh.v
│ │ │ ├── SyncClearFlipFlop.sct
│ │ │ ├── SyncClearFlipFlop.spj
│ │ │ └── SyncClearFlipFlop.v
│ │ ├── Step04
│ │ │ ├── default.cfg
│ │ │ ├── Mux2.v
│ │ │ ├── SerShiftRegisterArea.sct
│ │ │ ├── SerShiftRegisterNetlistArea.sdf
│ │ │ ├── SerShiftRegisterNetlistArea.v
│ │ │ ├── SerShiftRegisterNetlistSpeed.sdf
│ │ │ ├── SerShiftRegisterNetlistSpeed.v
│ │ │ ├── SerShiftRegisterSpeed.sct
│ │ │ ├── SerShiftRegister.v
│ │ │ ├── SerShiftRegister.vcs
│ │ │ ├── SerShiftReg.spj
│ │ │ └── ShiftFlop.v
│ │ ├── Step05
│ │ │ ├── default.cfg
│ │ │ ├── Mux3.v
│ │ │ ├── ParShiftRegisterArea.sct
│ │ │ ├── ParShiftRegisterNetlistArea.sdf
│ │ │ ├── ParShiftRegisterNetlistArea.v
│ │ │ ├── ParShiftRegisterNetlistSpeed.sdf
│ │ │ ├── ParShiftRegisterNetlistSpeed.v
│ │ │ ├── ParShiftRegisterSpeed.sct
│ │ │ ├── ParShiftRegister.v
│ │ │ ├── ParShiftRegister.vcs
│ │ │ ├── ParShiftReg.spj
│ │ │ └── ShiftFlop.v
│ │ └── Step06
│ │ ├── BehShiftNetlist.sdf
│ │ ├── BehShiftNetlist.v
│ │ ├── BehShift.sct
│ │ ├── BehShift.spj
│ │ ├── BehShift.v
│ │ └── default.cfg
│ ├── Scheduler.v
│ ├── SystemFunctions.spj
│ └── SystemFunctions.v
├── Lab05
│ ├── AndOr.v
│ ├── DC_Scanned.sct
│ ├── Intro_Top.v
│ ├── Lab05_Ans
│ │ ├── 00_OrigLab01
│ │ │ ├── AndOr.v
│ │ │ ├── Intro_Top.v
│ │ │ ├── SR.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ ├── 01_JTAGAdded
│ │ │ ├── AndOr.v
│ │ │ ├── default.cfg
│ │ │ ├── FFsInserted.vcs
│ │ │ ├── Intro_Top.v
│ │ │ ├── SR.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ ├── 02_FFsInserted
│ │ │ ├── AndOr.v
│ │ │ ├── default.cfg
│ │ │ ├── FFC.v
│ │ │ ├── FFsInserted.sct
│ │ │ ├── FFsInserted.vcs
│ │ │ ├── Intro_TopNetlistFFsInserted.log
│ │ │ ├── Intro_TopNetlistFFsInserted.v
│ │ │ ├── Intro_Top.v
│ │ │ ├── SR.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ ├── 04_MuxInserted
│ │ │ ├── AndOr.v
│ │ │ ├── default.cfg
│ │ │ ├── FFC.v
│ │ │ ├── Intro_TopNetlistMuxInserted.log
│ │ │ ├── Intro_TopNetlistMuxInserted.v
│ │ │ ├── Intro_Top.v
│ │ │ ├── MuxInserted.sct
│ │ │ ├── MuxInserted.spj
│ │ │ ├── MuxInserted.vcs
│ │ │ ├── SR.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ ├── 06_ScanChainedRenamed
│ │ │ ├── AndOr.v
│ │ │ ├── default.cfg
│ │ │ ├── FFC.v
│ │ │ ├── Intro_TopNetlistScanChained.log
│ │ │ ├── Intro_TopNetlistScanChained.v
│ │ │ ├── Intro_Top.v
│ │ │ ├── ScanChained.sct
│ │ │ ├── ScanChained.spj
│ │ │ ├── ScanChained.vcs
│ │ │ ├── SR.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ ├── 07_AssertedOpt
│ │ │ ├── AndOr.v
│ │ │ ├── AssertedOpt.sct
│ │ │ ├── AssertedOpt.vcs
│ │ │ ├── default.cfg
│ │ │ ├── FFC.v
│ │ │ ├── Intro_TopNetlistAssertedOptFlatInc.log
│ │ │ ├── Intro_TopNetlistAssertedOptFlatInc.v
│ │ │ ├── Intro_TopNetlistAssertedOptFlatMap.log
│ │ │ ├── Intro_TopNetlistAssertedOptFlatMap.v
│ │ │ ├── Intro_TopNetlistAssertedOptHier.log
│ │ │ ├── Intro_TopNetlistAssertedOptHier.v
│ │ │ ├── Intro_Top.v
│ │ │ ├── SR.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ └── 09_DC_Scanned
│ │ ├── AndOr.v
│ │ ├── DC_Scanned.sct
│ │ ├── FFC.v
│ │ ├── Intro_TopFF.v
│ │ ├── Intro_TopNetlistDC_Scanned.log
│ │ ├── Intro_TopNetlistDC_Scanned.v
│ │ ├── SR.v
│ │ └── XorNor.v
│ ├── SR.v
│ ├── TestBench.v
│ └── XorNor.v
├── Lab06
│ ├── Lab06_Ans
│ │ ├── PLL_1x
│ │ │ ├── Comparator.v
│ │ │ ├── default.cfg
│ │ │ ├── PLL.inc
│ │ │ ├── PLLTst.v
│ │ │ ├── PLL.v
│ │ │ ├── PLL.vcs
│ │ │ ├── __ReadMe.txt
│ │ │ └── VFO.v
│ │ ├── Step05_PLLsim
│ │ │ ├── ClockComparator.v
│ │ │ ├── default.cfg
│ │ │ ├── MultiCounter.v
│ │ │ ├── PLLsim.inc
│ │ │ ├── PLLsim.spj
│ │ │ ├── PLLsim.v
│ │ │ ├── PLLsim.vcs
│ │ │ └── VFO.v
│ │ ├── Step06_ParSerConv
│ │ │ ├── default.cfg
│ │ │ ├── ParSerConv.spj
│ │ │ └── ParToSerial.v
│ │ └── Step07_FrameConv
│ │ ├── default.cfg
│ │ ├── Netlist_TB.v
│ │ ├── SerFrameEnc_Area.sct
│ │ ├── SerFrameEncNetlist_Area.v
│ │ ├── SerFrameEncNetlist_Speed.v
│ │ ├── SerFrameEncNetlist.vcs
│ │ ├── SerFrameEnc_Speed.sct
│ │ ├── SerFrameEnc.spj
│ │ ├── SerFrameEnc.v
│ │ └── tcbn90ghp_v2001.v
│ └── ParToSerial_unfinished.v
├── Lab07
│ ├── IxOffset.v
│ └── Lab07_Ans
│ ├── Legal.v
│ ├── Mem1kx32Bidir_Area.sct
│ ├── Mem1kx32Bidir.sct
│ ├── Mem1kx32Bidir_Speed.sct
│ ├── Mem1kx32Bidir.spj
│ ├── Mem1kx32Bidir.v
│ ├── Mem1kx32.cfg
│ ├── Mem1kx32_Loop.spj
│ ├── Mem1kx32_Loop.v
│ ├── Mem1kx32.spj
│ ├── Mem1kx32.v
│ ├── MemAccess.spj
│ ├── MemAccess.v
│ └── Netlists
│ ├── Mem1kx32Bidir_AreaNetlist.v.gz
│ ├── Mem1kx32Bidir_Netlist.v.gz
│ └── Mem1kx32Bidir_SpeedNetlist.v.gz
├── Lab08
│ ├── Lab08_Ans
│ │ ├── Counter4
│ │ │ ├── Counter4_OptAreaNetlist.v
│ │ │ ├── Counter4_OptArea.sct
│ │ │ ├── Counter4_OptSpeedNetlist.v
│ │ │ ├── Counter4_OptSpeed.sct
│ │ │ ├── Counter4.spj
│ │ │ ├── Counter4_Subtract.v
│ │ │ ├── Counter4_Subtract.vcs
│ │ │ ├── Counter4Tst.v
│ │ │ ├── Counter4.v
│ │ │ └── Counter4.vcs
│ │ ├── DFFC.v
│ │ ├── PLL
│ │ │ ├── ClockComparator.v
│ │ │ ├── ClockedByPLL.spj
│ │ │ ├── ClockedByPLL.v
│ │ │ ├── ClockedByPLL.vcs
│ │ │ ├── Counter4.v
│ │ │ ├── default.cfg
│ │ │ ├── DFFC.v
│ │ │ ├── MultiCounter.v
│ │ │ ├── PLLTop.inc
│ │ │ ├── PLLTop.v
│ │ │ ├── Ripple4DFF.v
│ │ │ ├── Synch4DFF.v
│ │ │ └── VFO.v
│ │ ├── Ripple4
│ │ │ ├── DFFC.v
│ │ │ ├── Ripple4DFFdeGlitched.spj
│ │ │ ├── Ripple4DFFdeGlitched.v
│ │ │ ├── Ripple4DFFdeGlitched.vcs
│ │ │ ├── Ripple4DFFNetlist_Area.v
│ │ │ ├── Ripple4DFFNetlist_Speed.v
│ │ │ ├── Ripple4DFF_OptAreaNetlist.v
│ │ │ ├── Ripple4DFF_OptArea.sct
│ │ │ ├── Ripple4DFF_OptSpeedNetlist.v
│ │ │ ├── Ripple4DFF_OptSpeed.sct
│ │ │ ├── Ripple4DFF.spj
│ │ │ ├── Ripple4DFF_Tst.v
│ │ │ ├── Ripple4DFF.v
│ │ │ └── Ripple4DFF.vcs
│ │ ├── Synch4
│ │ │ ├── default.cfg
│ │ │ ├── DFFC.v
│ │ │ ├── Synch4DFF_OptAreaNetlist.v
│ │ │ ├── Synch4DFF_OptArea.sct
│ │ │ ├── Synch4DFF_OptSpeedNetlist.v
│ │ │ ├── Synch4DFF_OptSpeed.sct
│ │ │ ├── Synch4DFF.spj
│ │ │ ├── Synch4DFF_Tst.v
│ │ │ ├── Synch4DFF.v
│ │ │ ├── Synch4DFF.vcs
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ ├── TwoNetlistsTst.v
│ │ │ └── TwoNetlists.vcs
│ │ └── Synch4Wor
│ │ ├── default.cfg
│ │ ├── DFFC.v
│ │ ├── Synch4DFFWor_OptAreaNetlist.v
│ │ ├── Synch4DFFWor_OptArea.sct
│ │ ├── Synch4DFFWor_OptSpeedNetlistTst.v
│ │ ├── Synch4DFFWor_OptSpeedNetlist.v
│ │ ├── Synch4DFFWor_OptSpeedNetlist.vcs
│ │ ├── Synch4DFFWor_OptSpeed.sct
│ │ ├── Synch4DFFWor.spj
│ │ ├── Synch4DFFWorTst.v
│ │ ├── Synch4DFFWor.v
│ │ ├── Synch4DFFWor.vcs
│ │ └── tcbn90ghp_v2001.v
│ └── tcbn90ghp_v2001.v
├── Lab09
│ └── Lab09_Ans
│ ├── default.cfg
│ ├── NetterNetlist.v
│ ├── Netter.sct
│ ├── Netter.spj
│ ├── Netter.v
│ ├── Operators.spj
│ ├── Operators.v
│ ├── Racer.spj
│ └── Racer.v
├── Lab10
│ ├── default.cfg
│ ├── FindPatternBeh.sct
│ ├── FindPatternBeh.v
│ └── Lab10_Ans
│ ├── default.cfg
│ ├── EClockSample.sct
│ ├── EClockSample.spj
│ ├── EClockSample.v
│ └── PLLsync
│ ├── Counter4.v
│ ├── default.cfg
│ ├── PLL
│ │ ├── ClockComparator.v
│ │ ├── MultiCounter.v
│ │ ├── PLLTop.inc
│ │ ├── PLLTop.v
│ │ └── VFO.v
│ ├── PLLsync.spj
│ ├── PLLsync.v
│ └── PLLsync.vcs
├── Lab11
│ ├── ErrHandleTask.spj
│ ├── ErrHandleTask.v
│ ├── FIFOStateM_header.v
│ ├── Find3Mod.v
│ ├── FindPattern.spj
│ ├── FindPattern.v
│ ├── FnTask.spj
│ ├── FnTask.v
│ ├── ForkJoin.spj
│ ├── ForkJoin.v
│ └── Lab11_Ans
│ ├── default.cfg
│ ├── FIFOStateM.v
│ ├── FIFO_Top.spj
│ ├── FIFO_Top.v
│ ├── FIFO_Top.vcs
│ ├── FindPatternTask.spj
│ ├── FindPatternTask.v
│ ├── Mem1kx32.v
│ └── Synthesis
│ ├── FIFOStateM_AreaNetlist.log
│ ├── FIFOStateM_AreaNetlist.v
│ ├── FIFOStateM_Area.sct
│ ├── FIFOStateM_SpeedNetlist.log
│ ├── FIFOStateM_SpeedNetlist.v
│ ├── FIFOStateM_Speed.sct
│ ├── FIFO_Top_AreaNetlist.log
│ ├── FIFO_Top_AreaNetlist.v
│ ├── FIFO_Top_Area.sct
│ ├── FIFO_Top_SpeedNetlist.log
│ ├── FIFO_Top_SpeedNetlist.v
│ └── FIFO_Top_Speed.sct
├── Lab12
│ ├── BothDelay.v
│ ├── ConCurrent.v
│ ├── InactiveStratum.v
│ ├── Lab12_Ans
│ │ ├── BothDelaySims.v
│ │ ├── BothDelay.spj
│ │ ├── BothDelay.v
│ │ ├── EventCtl.cfg
│ │ ├── EventCtlNetlist.log
│ │ ├── EventCtlNetlist.v
│ │ ├── EventCtl.sct
│ │ ├── EventCtlTst.v
│ │ ├── EventCtl.v
│ │ ├── EventCtl.vcs
│ │ ├── RiseFall.cfg
│ │ ├── RiseFall.spj
│ │ └── RiseFall.v
│ └── Scheduler.v
├── Lab13
│ ├── ImpliedNames.spj
│ ├── ImpliedNames.v
│ └── Lab13_Ans
│ ├── DFFC.v
│ ├── DFFGates.v
│ ├── DFFGates.vcs
│ ├── DFF_SRs.pdf
│ ├── S_R.v
│ ├── Synch4DFFGates.spj
│ ├── Synch4DFFGates_Synthesis
│ │ ├── DFFGates.v
│ │ ├── S_R.v
│ │ ├── Synch4DFFGates_AreaNetlist.log
│ │ ├── Synch4DFFGates_AreaNetlist.v
│ │ ├── Synch4DFFGates_Area.sct
│ │ ├── Synch4DFFGates_SpeedNetlist.log
│ │ ├── Synch4DFFGates_SpeedNetlistTst.v
│ │ ├── Synch4DFFGates_SpeedNetlist.v
│ │ ├── Synch4DFFGates_SpeedNetlist.vcs
│ │ ├── Synch4DFFGates_Speed.sct
│ │ ├── Synch4DFFGates.v
│ │ └── tcbn90ghp_v2001.v
│ ├── Synch4DFFGates.v
│ ├── Synch4DFFGates.vcs
│ ├── Synch4DFF.spj
│ ├── Synch4DFF_Synthesis
│ │ ├── DFFC.v
│ │ ├── Synch4DFF_AreaNetlist.log
│ │ ├── Synch4DFF_AreaNetlist.v
│ │ ├── Synch4DFF_Area.sct
│ │ ├── Synch4DFF_SpeedNetlist.log
│ │ ├── Synch4DFF_SpeedNetlist.v
│ │ ├── Synch4DFF_Speed.sct
│ │ └── Synch4DFF.v
│ ├── Synch4DFF.v
│ └── Synch4DFF.vcs
├── Lab14
│ ├── ConCurrent.spj
│ ├── ConCurrent.v
│ ├── Forever.spj
│ ├── Forever.v
│ ├── Lab14_Ans
│ │ ├── CPU_Board.cfg
│ │ ├── CPU_Board.spj
│ │ ├── CPU_Board.v
│ │ ├── Encoder.spj
│ │ ├── Encoder.v
│ │ ├── ForRptWhile.spj
│ │ └── ForRptWhile.v
│ ├── Match_x_z.spj
│ ├── Match_x_z.v
│ ├── ReportToggleA.spj
│ ├── ReportToggleA.v
│ ├── ReportToggleFJ.spj
│ └── ReportToggleFJ.v
├── Lab15
│ ├── CondGenerateNetlistLatch0.log
│ ├── CondGenerateNetlistLatch0.v
│ ├── CondGenerateNetlistLatch1.log
│ ├── CondGenerateNetlistLatch1.v
│ ├── CondGenerate.sct
│ ├── CondGenerate.spj
│ ├── CondGenerate.v
│ ├── Decoder1024Netlist.log
│ ├── Decoder1024Netlist.v
│ ├── Decoder1024.sct
│ ├── Decoder1024.spj
│ ├── Decoder1024.v
│ ├── HierRef.spj
│ ├── HierRef.v
│ ├── Lab15_Ans
│ │ ├── ArrayIxedBus.v
│ │ ├── FIFO
│ │ │ ├── Bit.v
│ │ │ ├── default.cfg
│ │ │ ├── FIFOStateM.v
│ │ │ ├── FIFO_Top.v
│ │ │ ├── FIFO_Top.vcs
│ │ │ ├── Mem1kx32gen.v
│ │ │ └── Synthesis
│ │ │ ├── Bit.v
│ │ │ ├── FIFOgenNetlist_AreaNoRules.log
│ │ │ ├── FIFOgenNetlist_AreaNoRules.sct
│ │ │ ├── FIFOgenNetlist_AreaNoRules.v
│ │ │ ├── FIFOgenNetlist_SpeedMildNoRules.log
│ │ │ ├── FIFOgenNetlist_SpeedMildNoRules.sct
│ │ │ ├── FIFOgenNetlist_SpeedMildNoRules.v
│ │ │ ├── FIFOgenNetlist_SpeedMildRules.log
│ │ │ ├── FIFOgenNetlist_SpeedMildRules.sct
│ │ │ ├── FIFOgenNetlist_SpeedMildRules.v
│ │ │ ├── FIFOgenNetlist_SpeedRulesDontTouch.log
│ │ │ ├── FIFOgenNetlist_SpeedRulesDontTouch.sct
│ │ │ ├── FIFOgenNetlist_SpeedRulesDontTouch.v
│ │ │ ├── FIFOgenNetlist_SpeedRuleTst.v
│ │ │ ├── FIFOStateM.v
│ │ │ ├── FIFO_Top.v
│ │ │ └── Mem1kx32gen.v
│ │ ├── GenBuffedBus.spj
│ │ ├── GenBuffedBus.v
│ │ ├── Mem1kx32gen
│ │ │ ├── Bit.v
│ │ │ ├── default.cfg
│ │ │ ├── Mem1kx32gen.spj
│ │ │ ├── Mem1kx32gen.v
│ │ │ ├── Mem1kx32gen.vcs
│ │ │ └── Synthesis
│ │ │ ├── Bit.v
│ │ │ ├── default.cfg
│ │ │ ├── Mem1kx32genNetlist_SpeedMild.log
│ │ │ ├── Mem1kx32genNetlist_SpeedMild.v
│ │ │ ├── Mem1kx32genNetlist_SpeedRules.log
│ │ │ ├── Mem1kx32genNetlist_SpeedRules.v
│ │ │ ├── Mem1kx32gen_SpeedMild.sct
│ │ │ ├── Mem1kx32gen_SpeedRules.sct
│ │ │ ├── Mem1kx32genTst.v
│ │ │ ├── Mem1kx32gen.v
│ │ │ ├── Mem1kx32gen.vcs
│ │ │ └── tcbn90ghp_v2001.v
│ │ └── Synthesis
│ │ ├── ArrayIxedBus_Area.sct
│ │ ├── ArrayIxedBusNetlist_Area.log
│ │ ├── ArrayIxedBusNetlist_Area.v
│ │ ├── ArrayIxedBusNetlist.log
│ │ ├── ArrayIxedBusNetlist_Speed.log
│ │ ├── ArrayIxedBusNetlist_Speed.v
│ │ ├── ArrayIxedBusNetlist.v
│ │ ├── ArrayIxedBus.sct
│ │ ├── ArrayIxedBus_Speed.sct
│ │ ├── ArrayIxedBus.v
│ │ ├── GenBuffedBusNetlist.log
│ │ ├── GenBuffedBusNetlist.v
│ │ ├── GenBuffedBus.sct
│ │ └── GenBuffedBus.v
│ ├── LoopDFFBufNetlist.log
│ ├── LoopDFFBufNetlist.v
│ ├── LoopDFFBuf.sct
│ ├── LoopDFFBuf.spj
│ └── LoopDFFBuf.v
├── Lab16
│ └── Lab16_Ans
│ ├── DesDecoder.cfg
│ ├── DesDecoder.spj
│ ├── DesDecoder.v
│ ├── GenericDes.cfg
│ ├── GenericDes.spj
│ ├── GenericDes.v
│ ├── GenericSyncDes.cfg
│ ├── GenericSyncDes.spj
│ └── GenericSyncDes.v
├── Lab17
│ ├── default.cfg
│ ├── DFF_UDP.cfg
│ ├── DFF_UDP.spj
│ ├── DFF_UDP.v
│ ├── Lab17_Ans
│ │ ├── AndLatch.cfg
│ │ ├── AndLatch.spj
│ │ ├── AndLatch.v
│ │ ├── AndOr2Not4.cfg
│ │ ├── AndOr2Not4.spj
│ │ ├── AndOr2Not4.v
│ │ ├── Nand_Nor.cfg
│ │ ├── Nand_Nor.spj
│ │ ├── Nand_Nor.v
│ │ ├── Nottingham.cfg
│ │ ├── NottinghamCMOS.cfg
│ │ ├── NottinghamCMOS.spj
│ │ ├── NottinghamCMOS.v
│ │ ├── Nottingham.spj
│ │ ├── Nottingham.v
│ │ ├── RCnet.cfg
│ │ ├── RCnet.spj
│ │ ├── RCnetTran.cfg
│ │ ├── RCnetTran.v
│ │ ├── RCnet.v
│ │ ├── TranMux4.cfg
│ │ ├── TranMux4.spj
│ │ └── TranMux4.v
│ ├── TranMux2.cfg
│ ├── TranMux2.spj
│ └── TranMux2.v
├── Lab18
│ ├── HierDefine
│ │ ├── HierDefine.v
│ │ ├── Level2.v
│ │ ├── Level3.v
│ │ └── Level4.v
│ ├── HierParam.v
│ └── Lab18_Ans
│ ├── ANSITop_Step2.v
│ ├── ANSITop_Step3.v
│ ├── ANSITop_Step4.v
│ ├── DelayParam.spj
│ ├── DelayParam.v
│ ├── HierDefine
│ │ ├── default.cfg
│ │ ├── HierDefineBAD.vcs
│ │ ├── HierDefine.v
│ │ ├── HierDefine.vcs
│ │ ├── Level2.v
│ │ ├── Level3.v
│ │ ├── Level4.v
│ │ └── _ReadMe.txt
│ ├── HierParamAns.v
│ ├── HierParam.cfg
│ └── ParamOver.v
├── Lab19
│ └── Lab19_Ans
│ ├── ClockDomains.cfg
│ ├── ClockDomains.spj
│ ├── ClockDomains.v
│ ├── MiscModules.cfg
│ ├── MiscModules.spj
│ └── MiscModules.v
├── Lab20
│ ├── Lab20_Ans
│ │ ├── ComboOrig.v
│ │ ├── ComboSpec.spj
│ │ ├── ComboSpecStep5.v
│ │ ├── ComboSpec.v
│ │ ├── Combo.v
│ │ ├── FlipperSpecStep5.v
│ │ ├── FlipperSpec.v
│ │ ├── Flipper.v
│ │ ├── FlipSpec.spj
│ │ ├── SpecItNetlist.log
│ │ ├── SpecItNetlist.sdf
│ │ ├── SpecItNetlistSDF.v
│ │ ├── SpecItNetlistSDF.vcs
│ │ ├── SpecItNetlist.v
│ │ ├── SpecIt.spj
│ │ ├── Specit_Step1.vcs
│ │ ├── Specit_Step2.vcs
│ │ ├── Specit_Step3.vcs
│ │ ├── Specit_Step4.vcs
│ │ ├── Specit_Step5.sct
│ │ ├── Specit_Step5.vcs
│ │ ├── SpecIt_tb.v
│ │ ├── SpecIt.v
│ │ └── tcbn90ghp.v
│ └── SpecIt
│ ├── Combo.v
│ ├── Flipper.v
│ └── SpecIt.v
├── Lab21
│ ├── DFFC_Tst.v
│ ├── DFFC_Tst.vcs
│ ├── ErrHandleTask.cfg
│ ├── ErrHandleTask.spj
│ ├── ErrHandleTask.v
│ ├── Lab21_Ans
│ │ ├── DFFC
│ │ │ ├── default.cfg
│ │ │ ├── DFFC_Tst.spj
│ │ │ ├── DFFC_Tst.v
│ │ │ ├── DFFC_Tst.vcs
│ │ │ └── DFFC.v
│ │ └── PLLsync
│ │ ├── Counter4.v
│ │ ├── default.cfg
│ │ ├── PLL
│ │ │ ├── ClockComparator.v
│ │ │ ├── MultiCounter.v
│ │ │ ├── PLLTop.inc
│ │ │ ├── PLLTop.v
│ │ │ └── VFO.v
│ │ ├── PLLsync.spj
│ │ ├── PLLsync.v
│ │ └── PLLsync.vcs
│ └── PLLsync
│ ├── Counter4.v
│ ├── default.cfg
│ ├── PLL
│ │ ├── ClockComparator.v
│ │ ├── MultiCounter.v
│ │ ├── PLLTop.inc
│ │ ├── PLLTop.v
│ │ └── VFO.v
│ ├── PLLsync.spj
│ ├── PLLsync.v
│ └── PLLsync.vcs
├── Lab22
│ ├── Deserializer.sct
│ ├── Lab22_Ans
│ │ ├── Lab22_Ans_Step02
│ │ │ ├── default.cfg
│ │ │ ├── Deserial.inc
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── PLLTopNetlist.cfg
│ │ │ ├── PLLTopNetlist.v
│ │ │ ├── PLLTopNetlist.vcs
│ │ │ ├── PLLTopTst.v
│ │ │ ├── PLLTopTst.vcs
│ │ │ ├── _SynthWasIn_PLLdir
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab22_Ans_Step04
│ │ │ ├── default.cfg
│ │ │ ├── Deserial.inc
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── PLLTopNetlist.v
│ │ │ ├── PLLTopNetlist.vcs
│ │ │ ├── PLLTopTst.v
│ │ │ ├── PLLTopTst.vcs
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab22_Ans_Step10
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ ├── DesDecoder.v
│ │ │ │ └── _Not_Synthesizable
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFO_TopTst.v
│ │ │ │ ├── FIFO_TopTst.vcs
│ │ │ │ ├── FIFO_Top.v
│ │ │ │ └── Mem1kx32.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab22_Ans_Step11
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFO_TopTst.v
│ │ │ │ ├── FIFO_TopTst.vcs
│ │ │ │ ├── FIFO_Top.v
│ │ │ │ └── Mem1kx32.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab22_Ans_Step12
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── Deserializer_FlatAreaNetlist.log
│ │ │ ├── Deserializer_FlatAreaNetlist.v
│ │ │ ├── Deserializer_FlatArea.sct
│ │ │ ├── Deserializer_HierAreaNetlist.log
│ │ │ ├── Deserializer_HierAreaNetlist.v
│ │ │ ├── Deserializer_HierArea.sct
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFO_TopTst.v
│ │ │ │ ├── FIFO_TopTst.vcs
│ │ │ │ ├── FIFO_Top.v
│ │ │ │ └── Mem1kx32.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── PLL_1x_Demo
│ │ │ ├── Comparator.v
│ │ │ ├── default.cfg
│ │ │ ├── PLL.inc
│ │ │ ├── PLLNetlist.log
│ │ │ ├── PLLNetlist.v
│ │ │ ├── PLLNetlist.vcs
│ │ │ ├── PLL.sct
│ │ │ ├── PLLTst.v
│ │ │ ├── PLL.v
│ │ │ ├── PLL.vcs
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ └── VFO.v
│ │ └── tcbn90ghp_v2001.v
│ └── tcbn90ghp_v2001.v
├── Lab23
│ ├── Deserializer.sct
│ ├── Lab23_Ans
│ │ ├── Lab23_AnsStep02
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── Deserializer_FlatArea.sct
│ │ │ ├── Deserializer_HierArea.sct
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ ├── FIFOTop.v
│ │ │ │ └── Mem1kx32.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep04
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep05
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep06
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep07
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep08A
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep08B
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep08C
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopNetlist.log
│ │ │ │ ├── FIFOTopNetlist.sdf
│ │ │ │ ├── FIFOTopNetlistSDF.v
│ │ │ │ ├── FIFOTopNetlistSDF.vcs
│ │ │ │ ├── FIFOTopNetlist.v
│ │ │ │ ├── FIFOTopNetlist.vcs
│ │ │ │ ├── FIFOTop.sct
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ ├── FIFOTop.v
│ │ │ │ ├── tcbn90ghp.v
│ │ │ │ └── tcbn90ghp_v2001.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep09
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderNetlist.log
│ │ │ │ ├── DesDecoderNetlist.sdf
│ │ │ │ ├── DesDecoderNetlist.v
│ │ │ │ ├── DesDecoderNetlist.vcs
│ │ │ │ ├── DesDecoder.sct
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ ├── DesDecoder.v
│ │ │ │ ├── DesDecoder.v_FIXED
│ │ │ │ └── DesDecoder.v_ORIG
│ │ │ ├── Deserial.inc
│ │ │ ├── Deserializer_BadDesDecoderNetlist.log
│ │ │ ├── Deserializer_BadDesDecoderNetlist.v
│ │ │ ├── DeserializerNetlist.vcs
│ │ │ ├── Deserializer.sct
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTop.sct
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ └── Lab23_AnsStep10
│ │ ├── BadNetlist
│ │ │ └── Deserializer
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerNetlist.log
│ │ │ ├── DeserializerNetlist.sdf
│ │ │ ├── DeserializerNetlist.v
│ │ │ ├── Deserializer.sct
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopNetlist.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ └── SerialRx
│ │ │ └── SerialRx.v
│ │ └── Deserializer
│ │ ├── default.cfg
│ │ ├── DesDecoder
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoderTst.v
│ │ │ ├── DesDecoderTst.vcs
│ │ │ ├── DesDecoder.v
│ │ │ └── DesDecoder.vStep8C
│ │ ├── Deserial.inc
│ │ ├── DeserializerNetlist.log
│ │ ├── DeserializerNetlist.sdf
│ │ ├── DeserializerNetlistSDF.v
│ │ ├── DeserializerNetlistSDF.vcs
│ │ ├── DeserializerNetlist.v
│ │ ├── DeserializerNetlist.vcs
│ │ ├── Deserializer.sct
│ │ ├── DeserializerTst.v
│ │ ├── DeserializerTst.vcs
│ │ ├── Deserializer.v
│ │ ├── FIFO
│ │ │ ├── default.cfg
│ │ │ ├── DPMem1kx32.v
│ │ │ ├── FIFOStateM.v
│ │ │ ├── FIFOTopNetlist.vcs
│ │ │ ├── FIFOTop.sct
│ │ │ ├── FIFOTopTst.v
│ │ │ ├── FIFOTopTst.vcs
│ │ │ ├── FIFOTop.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── PLL
│ │ │ ├── ClockComparator.v
│ │ │ ├── default.cfg
│ │ │ ├── Deserial.inc
│ │ │ ├── MultiCounter.v
│ │ │ ├── PLLTopNetlist.log
│ │ │ ├── PLLTopNetlist.v
│ │ │ ├── PLLTopNetlist.vcs
│ │ │ ├── PLLTop.sct
│ │ │ ├── PLLTopTst.v
│ │ │ ├── PLLTopTst.vcs
│ │ │ ├── PLLTop.v
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ └── VFO.v
│ │ ├── SerialRx
│ │ │ └── SerialRx.v
│ │ ├── tcbn90ghp.v
│ │ └── tcbn90ghp_v2001.v
│ ├── tcbn90ghp.v
│ └── tcbn90ghp_v2001.v
├── Lab24
│ ├── DC_Synthesizer_Lab24_HO.pdf
│ ├── Lab24_Ans
│ │ ├── Lab24_Step06
│ │ │ └── SerDes
│ │ │ ├── Deserializer
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoder
│ │ │ │ │ ├── default.cfg
│ │ │ │ │ ├── DesDecoderTst.v
│ │ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ │ └── DesDecoder.v
│ │ │ │ ├── Deserial.inc_Lab23
│ │ │ │ ├── Deserializer.sct
│ │ │ │ ├── DeserializerTst.v
│ │ │ │ ├── DeserializerTst.vcs
│ │ │ │ ├── Deserializer.v
│ │ │ │ └── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ ├── FIFO
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTop.v
│ │ │ │ ├── VFO.v
│ │ │ │ └── VFO.v_OLD
│ │ │ ├── SerDesFormats.inc
│ │ │ ├── SerDes.inc
│ │ │ ├── SerDesTst.v
│ │ │ ├── SerDes.v
│ │ │ ├── SerDes.vcs
│ │ │ ├── Serializer
│ │ │ │ ├── default.cfg
│ │ │ │ ├── SerDesFormats.inc
│ │ │ │ ├── SerDes.inc
│ │ │ │ ├── SerEncoder
│ │ │ │ │ └── SerEncoder.v
│ │ │ │ ├── SerializerTst.v
│ │ │ │ ├── SerializerTst.vcs
│ │ │ │ ├── Serializer.v
│ │ │ │ └── SerialTx
│ │ │ │ └── SerialTx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab24_Step07
│ │ │ └── SerDes
│ │ │ ├── default.cfg
│ │ │ ├── Deserializer
│ │ │ │ ├── DesDecoder
│ │ │ │ │ └── DesDecoder.v
│ │ │ │ ├── Deserializer.v
│ │ │ │ └── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ ├── FIFO
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerDesFormats.inc
│ │ │ ├── SerDes.inc
│ │ │ ├── SerDesTst.v
│ │ │ ├── SerDesTst.vcs
│ │ │ ├── SerDes.v
│ │ │ ├── Serializer
│ │ │ │ ├── SerEncoder
│ │ │ │ │ └── SerEncoder.v
│ │ │ │ ├── Serializer.v
│ │ │ │ └── SerialTx
│ │ │ │ └── SerialTx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ └── Lab24_Step08
│ │ └── SerDes
│ │ ├── default.cfg
│ │ ├── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderNetlist.log
│ │ │ │ ├── DesDecoderNetlist.sdf
│ │ │ │ ├── DesDecoderNetlistSDF.v
│ │ │ │ ├── DesDecoderNetlistSDF.vcs
│ │ │ │ ├── DesDecoderNetlist.v
│ │ │ │ ├── DesDecoderNetlist.vcs
│ │ │ │ ├── DesDecoder.sct
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ ├── DesDecoder.v
│ │ │ │ ├── tcbn90ghp.v
│ │ │ │ └── tcbn90ghp_v2001.v
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ └── SerialRx
│ │ │ └── SerialRx.v
│ │ ├── FIFO
│ │ │ ├── default.cfg
│ │ │ ├── DPMem1kx32.v
│ │ │ ├── FIFOStateM.v
│ │ │ ├── FIFOTopNetlist_3hours.v
│ │ │ ├── FIFOTopNetlist.log
│ │ │ ├── FIFOTopNetlist.sdf
│ │ │ ├── FIFOTopNetlistSDF.v
│ │ │ ├── FIFOTopNetlistSDF.vcs
│ │ │ ├── FIFOTopNetlist.v
│ │ │ ├── FIFOTopNetlist.vcs
│ │ │ ├── FIFOTop.sct
│ │ │ ├── FIFOTopTst.v
│ │ │ ├── FIFOTopTst.vcs
│ │ │ ├── FIFOTop.v
│ │ │ ├── tcbn90ghp.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── PLL
│ │ │ ├── ClockComparator.v
│ │ │ ├── default.cfg
│ │ │ ├── MultiCounter.v
│ │ │ ├── PLLTopNetlist.log
│ │ │ ├── PLLTopNetlist.sdf
│ │ │ ├── PLLTopNetlistSDF.v
│ │ │ ├── PLLTopNetlistSDF.vcs
│ │ │ ├── PLLTopNetlist.v
│ │ │ ├── PLLTopNetlist.vcs
│ │ │ ├── PLLTop.sct
│ │ │ ├── PLLTopTst.v
│ │ │ ├── PLLTopTst.vcs
│ │ │ ├── PLLTop.v
│ │ │ ├── SerDes.inc
│ │ │ ├── tcbn90ghp.v
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ └── VFO.v
│ │ ├── SerDesFormats.inc
│ │ ├── SerDes.inc
│ │ ├── SerDesTst.v
│ │ ├── SerDesTst.vcs
│ │ ├── SerDes.v
│ │ ├── Serializer
│ │ │ ├── default.cfg
│ │ │ ├── SerDesFormats.inc
│ │ │ ├── SerDes.inc
│ │ │ ├── SerEncoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── SerDesFormats.inc
│ │ │ │ ├── SerDes.inc
│ │ │ │ ├── SerEncoderNetlist.log
│ │ │ │ ├── SerEncoderNetlist.sdf
│ │ │ │ ├── SerEncoderNetlistSDF.v
│ │ │ │ ├── SerEncoderNetlistSDF.vcs
│ │ │ │ ├── SerEncoderNetlist.v
│ │ │ │ ├── SerEncoderNetlist.vcs
│ │ │ │ ├── SerEncoder.sct
│ │ │ │ ├── SerEncoderTst.v
│ │ │ │ ├── SerEncoderTst.vcs
│ │ │ │ ├── SerEncoder.v
│ │ │ │ ├── tcbn90ghp.v
│ │ │ │ └── tcbn90ghp_v2001.v
│ │ │ ├── SerializerTst.v
│ │ │ ├── SerializerTst.vcs
│ │ │ ├── Serializer.v
│ │ │ └── SerialTx
│ │ │ └── SerialTx.v
│ │ └── tcbn90ghp_v2001.v
│ ├── tcbn90ghp.v
│ └── tcbn90ghp_v2001.v
├── Lab25
│ ├── BScan.sct
│ ├── Lab25_Ans
│ │ ├── BIST
│ │ │ ├── Lab25_BIST_Step03
│ │ │ │ ├── default.cfg
│ │ │ │ ├── Mem_AreaNetlist.log
│ │ │ │ ├── Mem_AreaNetlist.v
│ │ │ │ ├── Mem_Area.sct
│ │ │ │ ├── MemBIST_Tst.v
│ │ │ │ ├── MemBIST_Tst.vcs
│ │ │ │ └── Mem.v
│ │ │ ├── Lab25_BIST_Step09
│ │ │ │ ├── BIST.v
│ │ │ │ ├── default.cfg
│ │ │ │ ├── MemBIST_AreaNetlist.v
│ │ │ │ ├── MemBIST_AreaNetlist.vcs
│ │ │ │ ├── MemBIST_AreaReport.log
│ │ │ │ ├── MemBIST_Top.sct
│ │ │ │ ├── MemBIST_TopTst.v
│ │ │ │ ├── MemBIST_Top.v
│ │ │ │ ├── MemBIST_Top.vcs
│ │ │ │ ├── Mem.v
│ │ │ │ └── tcbn90ghp_v2001.v
│ │ │ ├── Lab25_BIST_Step09_Timing
│ │ │ │ ├── BIST.v
│ │ │ │ ├── default.cfg
│ │ │ │ ├── MemBIST_ClocksNetlist.v
│ │ │ │ ├── MemBIST_ClocksNetlist.vcs
│ │ │ │ ├── MemBIST_ClocksReport.log
│ │ │ │ ├── MemBIST_Clocks.sct
│ │ │ │ ├── MemBIST_TopTst.v
│ │ │ │ ├── MemBIST_Top.v
│ │ │ │ ├── Mem.v
│ │ │ │ ├── _ReadMe.txt
│ │ │ │ └── tcbn90ghp_v2001.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── BIST_Done.v
│ │ ├── BScan
│ │ │ ├── AndOr.v
│ │ │ ├── BScan.sct
│ │ │ ├── default.cfg
│ │ │ ├── Intro_TopNetlistBSD.log
│ │ │ ├── Intro_TopNetlistBSD.v
│ │ │ ├── Intro_TopNetlistBSD.vcs
│ │ │ ├── Intro_Top.v
│ │ │ ├── Intro_Top.vcs
│ │ │ ├── SR.v
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ ├── TestBench.v
│ │ │ ├── tpdn90g18_3PAD.v
│ │ │ ├── tpdn90g18_v2001.v
│ │ │ └── XorNor.v
│ │ └── IntScan
│ │ ├── DC_Scanned
│ │ │ ├── AndOr.v
│ │ │ ├── defaultNet.cfg
│ │ │ ├── defaultSrc.cfg
│ │ │ ├── FFC.v
│ │ │ ├── Intro_TopFFScanNetlist.log
│ │ │ ├── Intro_TopFFScanNetlist.sdf
│ │ │ ├── Intro_TopFFScanNetlistSDF.v
│ │ │ ├── Intro_TopFFScanNetlistSDF.vcs
│ │ │ ├── Intro_TopFFScanNetlistTst.v
│ │ │ ├── Intro_TopFFScanNetlist.v
│ │ │ ├── Intro_TopFFScanNetlist.vcs
│ │ │ ├── Intro_TopFFScan.sct
│ │ │ ├── Intro_TopFF.spj
│ │ │ ├── Intro_TopFF_Tst.v
│ │ │ ├── Intro_TopFF.v
│ │ │ ├── Intro_TopFF.vcs
│ │ │ ├── SR.v
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ └── XorNor.v
│ │ └── FFs_Done
│ │ ├── AndOr.v
│ │ ├── default.cfg
│ │ ├── FFC.v
│ │ ├── FFs_Done.spj
│ │ ├── Intro_TopFF.v
│ │ ├── Intro_TopFF.vcs
│ │ ├── SR.v
│ │ ├── TestBench.v
│ │ └── XorNor.v
│ ├── tcbn90ghp_v2001.v
│ ├── tpdn90g18_3PAD.v
│ └── tpdn90g18_v2001.v
├── Lab26
│ ├── Lab26_Ans
│ │ ├── FullDupChk_Step6
│ │ │ ├── default.cfg
│ │ │ ├── FullDupFormats.inc
│ │ │ ├── FullDup.inc
│ │ │ ├── FullDupTst.v
│ │ │ ├── FullDupTst.vcs
│ │ │ ├── FullDup.v
│ │ │ ├── SerDes
│ │ │ │ ├── Deserializer
│ │ │ │ │ ├── DesDecoder
│ │ │ │ │ │ ├── DesDecoder.v
│ │ │ │ │ │ ├── DesDecoderViolations_VCS.txt
│ │ │ │ │ │ └── DesDecoder.v_NoViolation
│ │ │ │ │ ├── Deserializer.v
│ │ │ │ │ └── SerialRx
│ │ │ │ │ └── SerialRx.v
│ │ │ │ ├── FIFO
│ │ │ │ │ ├── DPMem1kx32.v
│ │ │ │ │ ├── FIFOStateM.v
│ │ │ │ │ └── FIFOTop.v
│ │ │ │ ├── PLL
│ │ │ │ │ ├── ClockComparator.v
│ │ │ │ │ ├── MultiCounter.v
│ │ │ │ │ ├── PLLTop.v
│ │ │ │ │ └── VFO.v
│ │ │ │ ├── SerDes.v
│ │ │ │ └── Serializer
│ │ │ │ ├── SerEncoder
│ │ │ │ │ └── SerEncoder.v
│ │ │ │ ├── Serializer.v
│ │ │ │ └── SerialTx
│ │ │ │ └── SerialTx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── FullDupScan_Step8
│ │ │ ├── default.cfg
│ │ │ ├── FullDupFormats.inc
│ │ │ ├── FullDup.inc
│ │ │ ├── FullDupNetlist_Scan.log
│ │ │ ├── FullDupNetlist_Scan.v
│ │ │ ├── FullDupScan.sct
│ │ │ ├── FullDupTst.v
│ │ │ ├── FullDupTst.vcs
│ │ │ ├── FullDup.v
│ │ │ ├── SerDes
│ │ │ │ ├── Deserializer
│ │ │ │ │ ├── DesDecoder
│ │ │ │ │ │ └── DesDecoder.v
│ │ │ │ │ ├── Deserializer.v
│ │ │ │ │ └── SerialRx
│ │ │ │ │ └── SerialRx.v
│ │ │ │ ├── FIFO
│ │ │ │ │ ├── DPMem1kx32.v
│ │ │ │ │ ├── FIFOStateM.v
│ │ │ │ │ └── FIFOTop.v
│ │ │ │ ├── PLL
│ │ │ │ │ ├── ClockComparator.v
│ │ │ │ │ ├── MultiCounter.v
│ │ │ │ │ ├── PLLTop.v
│ │ │ │ │ └── VFO.v
│ │ │ │ ├── SerDes.v
│ │ │ │ └── Serializer
│ │ │ │ ├── SerEncoder
│ │ │ │ │ ├── FullDupFormats.inc
│ │ │ │ │ └── SerEncoder.v
│ │ │ │ ├── Serializer.v
│ │ │ │ └── SerialTx
│ │ │ │ └── SerialTx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── FullDup_Step4
│ │ │ ├── default.cfg
│ │ │ ├── FullDupFormats.inc
│ │ │ ├── FullDup.inc
│ │ │ ├── FullDupTst.v
│ │ │ ├── FullDupTst.vcs
│ │ │ ├── FullDup.v
│ │ │ ├── SerDes
│ │ │ │ ├── Deserializer
│ │ │ │ │ ├── DesDecoder
│ │ │ │ │ │ └── DesDecoder.v
│ │ │ │ │ ├── Deserializer.v
│ │ │ │ │ └── SerialRx
│ │ │ │ │ └── SerialRx.v
│ │ │ │ ├── FIFO
│ │ │ │ │ ├── DPMem1kx32.v
│ │ │ │ │ ├── FIFOStateM.v
│ │ │ │ │ └── FIFOTop.v
│ │ │ │ ├── PLL
│ │ │ │ │ ├── ClockComparator.v
│ │ │ │ │ ├── MultiCounter.v
│ │ │ │ │ ├── PLLTop.v
│ │ │ │ │ └── VFO.v
│ │ │ │ ├── SerDes.v
│ │ │ │ └── Serializer
│ │ │ │ ├── SerEncoder
│ │ │ │ │ └── SerEncoder.v
│ │ │ │ ├── Serializer.v
│ │ │ │ └── SerialTx
│ │ │ │ └── SerialTx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ └── FullDup_Step7
│ │ ├── default.cfg
│ │ ├── FullDupFormats.inc
│ │ ├── FullDup.inc
│ │ ├── FullDupNetlist_FlatSDF.vcs
│ │ ├── FullDupNetlist_Flat.vcs
│ │ ├── FullDupNetlist_HierSDF.vcs
│ │ ├── FullDupNetlist_Hier.vcs
│ │ ├── FullDupNetlist_Simple.log
│ │ ├── FullDupNetlist_Simple.v
│ │ ├── FullDupNetlist_Simple.vcs
│ │ ├── FullDup.sct
│ │ ├── FullDup_Simple.sct
│ │ ├── FullDupTst.v
│ │ ├── FullDupTst.vcs
│ │ ├── FullDup.v
│ │ ├── Netlist_Flat.cfg
│ │ ├── Netlist_Hier.cfg
│ │ ├── Netlists
│ │ │ ├── FullDup_AllHold.sct
│ │ │ ├── FullDup_DesDecHold.sct
│ │ │ ├── FullDupNetlist_Flat.vcs
│ │ │ ├── FullDupNetlist_Hier_AllHoldAbort.log
│ │ │ ├── FullDupNetlist_Hier_AllHoldAbort.v
│ │ │ ├── FullDupNetlist_Hier_AllHold.log
│ │ │ ├── FullDupNetlist_Hier_AllHold.sdf
│ │ │ ├── FullDupNetlist_Hier_AllHold.v
│ │ │ ├── FullDupNetlist_Hier_DesDecHold.log
│ │ │ ├── FullDupNetlist_Hier_DesDecHold.sdf
│ │ │ ├── FullDupNetlist_Hier_DesDecHold.v
│ │ │ ├── FullDupNetlist_Hier.vcs
│ │ │ ├── __FullDup__ReadMe.txt
│ │ │ ├── Netlist_Flat.cfg
│ │ │ └── Netlist_Hier.cfg
│ │ ├── Netlist_Simple.cfg
│ │ ├── SerDes
│ │ │ ├── Deserializer
│ │ │ │ ├── DesDecoder
│ │ │ │ │ └── DesDecoder.v
│ │ │ │ ├── Deserializer.v
│ │ │ │ └── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ ├── FIFO
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerDes.v
│ │ │ └── Serializer
│ │ │ ├── SerEncoder
│ │ │ │ └── SerEncoder.v
│ │ │ ├── Serializer.v
│ │ │ └── SerialTx
│ │ │ └── SerialTx.v
│ │ ├── Source.cfg
│ │ └── tcbn90ghp_v2001.v
│ └── tcbn90ghp_v2001.v
├── Lab27
│ ├── Intro_Top.sct
│ ├── Lab27_Ans
│ │ ├── ba1
│ │ │ ├── default.cfg
│ │ │ ├── Intro_TopNetlist.sdf
│ │ │ ├── Intro_TopNetlist.v
│ │ │ ├── Intro_TopNetlist.vcs
│ │ │ ├── Intro_TopNetlist.vORIG
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ └── TestBench.v
│ │ ├── ba2
│ │ │ ├── default.cfg
│ │ │ ├── Intro_TopNetlist.sdf
│ │ │ ├── Intro_TopNetlist.sdfORIG
│ │ │ ├── Intro_TopNetlist.v
│ │ │ ├── Intro_TopNetlist.vcs
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ └── TestBench.v
│ │ ├── orig
│ │ │ ├── AndOr.v
│ │ │ ├── default.cfg
│ │ │ ├── Intro_TopNetlist.log
│ │ │ ├── Intro_TopNetlist.sdf
│ │ │ ├── Intro_TopNetlist.v
│ │ │ ├── Intro_TopNetlist.vcs
│ │ │ ├── Intro_Top.sct
│ │ │ ├── Intro_Top.spj
│ │ │ ├── Intro_Top.v
│ │ │ ├── Intro_Top.vcs
│ │ │ ├── SR.v
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ └── tcbn90ghp_v2001.v
│ └── tcbn90ghp_v2001.v
├── misc
│ ├── DC_Synth_CmdReminder.pdf
│ ├── DC_Synthesizer_Lab24_HO.pdf
│ ├── Extras.inc
│ ├── QuestaSim_Summary.pdf
│ ├── tcbn90ghp_v2001.v
│ ├── tcbn90ghp_v2001.zip
│ ├── tpdn90g18tc_3PAD.v
│ ├── tpdn90g18tc_3PAD.zip
│ ├── VCS_SimSummary.pdf
│ ├── _vimrc
│ └── _vimrc.zip
├── ReadMe.txt
└── Verilog_LabCDROM.tar
264 directories, 1423 files
John Williams 著作，李林翻译的 《Verilog数字VLSI设计教程》的光盘内容，注意没有书的PDF，是源码等资料
【实例截图】
【核心代码】
Verilog数字VLSI设计教程
└── Verilog数字VLSI设计教程
├── Lab01
│ ├── AndOr.v
│ ├── Intro_Top.sct
│ ├── Intro_Top.spj
│ ├── Intro_Top.v
│ ├── Intro_Top.vcs
│ ├── Lab01_Ans
│ │ ├── AndOr.v
│ │ ├── default.cfg
│ │ ├── Intro_Netlist.v
│ │ ├── Intro_TopFlat.sdf
│ │ ├── Intro_TopFlat.v
│ │ ├── Intro_Top.sct
│ │ ├── Intro_Top.SDF
│ │ ├── Intro_Top.spj
│ │ ├── Intro_Top.v
│ │ ├── Intro_Top.vcs
│ │ ├── SR.v
│ │ ├── TestBench.v
│ │ ├── VCS_SimRun.VCD
│ │ └── XorNor.v
│ ├── SR.v
│ ├── TestBench.v
│ └── XorNor.v
├── Lab02
│ └── Lab02_Ans
│ ├── default.cfg
│ ├── Extend.spj
│ ├── Extend.v
│ ├── Vector.spj
│ └── Vector.v
├── Lab03
│ ├── Converter.v
│ ├── Counter.spj
│ ├── Counter.v
│ ├── Lab03_Ans
│ │ ├── Integers.spj
│ │ ├── Integers.v
│ │ ├── Step01
│ │ │ ├── Converter.v
│ │ │ ├── Counter.v
│ │ │ ├── ParamCounterTop_Area.sct
│ │ │ ├── ParamCounterTopNetlist_Area.sdf
│ │ │ ├── ParamCounterTopNetlist_Area.v
│ │ │ ├── ParamCounterTopNetlist_pPad12_Area.sdf
│ │ │ ├── ParamCounterTopNetlist_pPad12_Area.v
│ │ │ ├── ParamCounterTopNetlist_Speed.sdf
│ │ │ ├── ParamCounterTopNetlist_Speed.v
│ │ │ ├── ParamCounterTop_Speed.sct
│ │ │ ├── ParamCounterTop_Step1_pPad12_Area.sct
│ │ │ └── ParamCounterTop.v
│ │ ├── Truncate.spj
│ │ └── Truncate.v
│ ├── ParamCounterFiles.vcs
│ ├── ParamCounterTop.spj
│ ├── ParamCounterTop_Step1.sct
│ └── ParamCounterTop.v
├── Lab04
│ ├── Lab04_Ans
│ │ ├── Step01_03
│ │ │ ├── FlipFlopsNetlist_AreaHigh.v
│ │ │ ├── FlipFlops.sct
│ │ │ ├── FlipFlops.spj
│ │ │ ├── FlipFlops.v
│ │ │ ├── LatchesNetlist_AreaHigh.v
│ │ │ ├── Latches.sct
│ │ │ ├── Latches.spj
│ │ │ ├── Latches.v
│ │ │ ├── SyncClearFlipFlopNetlist_AreaHigh.v
│ │ │ ├── SyncClearFlipFlop.sct
│ │ │ ├── SyncClearFlipFlop.spj
│ │ │ └── SyncClearFlipFlop.v
│ │ ├── Step04
│ │ │ ├── default.cfg
│ │ │ ├── Mux2.v
│ │ │ ├── SerShiftRegisterArea.sct
│ │ │ ├── SerShiftRegisterNetlistArea.sdf
│ │ │ ├── SerShiftRegisterNetlistArea.v
│ │ │ ├── SerShiftRegisterNetlistSpeed.sdf
│ │ │ ├── SerShiftRegisterNetlistSpeed.v
│ │ │ ├── SerShiftRegisterSpeed.sct
│ │ │ ├── SerShiftRegister.v
│ │ │ ├── SerShiftRegister.vcs
│ │ │ ├── SerShiftReg.spj
│ │ │ └── ShiftFlop.v
│ │ ├── Step05
│ │ │ ├── default.cfg
│ │ │ ├── Mux3.v
│ │ │ ├── ParShiftRegisterArea.sct
│ │ │ ├── ParShiftRegisterNetlistArea.sdf
│ │ │ ├── ParShiftRegisterNetlistArea.v
│ │ │ ├── ParShiftRegisterNetlistSpeed.sdf
│ │ │ ├── ParShiftRegisterNetlistSpeed.v
│ │ │ ├── ParShiftRegisterSpeed.sct
│ │ │ ├── ParShiftRegister.v
│ │ │ ├── ParShiftRegister.vcs
│ │ │ ├── ParShiftReg.spj
│ │ │ └── ShiftFlop.v
│ │ └── Step06
│ │ ├── BehShiftNetlist.sdf
│ │ ├── BehShiftNetlist.v
│ │ ├── BehShift.sct
│ │ ├── BehShift.spj
│ │ ├── BehShift.v
│ │ └── default.cfg
│ ├── Scheduler.v
│ ├── SystemFunctions.spj
│ └── SystemFunctions.v
├── Lab05
│ ├── AndOr.v
│ ├── DC_Scanned.sct
│ ├── Intro_Top.v
│ ├── Lab05_Ans
│ │ ├── 00_OrigLab01
│ │ │ ├── AndOr.v
│ │ │ ├── Intro_Top.v
│ │ │ ├── SR.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ ├── 01_JTAGAdded
│ │ │ ├── AndOr.v
│ │ │ ├── default.cfg
│ │ │ ├── FFsInserted.vcs
│ │ │ ├── Intro_Top.v
│ │ │ ├── SR.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ ├── 02_FFsInserted
│ │ │ ├── AndOr.v
│ │ │ ├── default.cfg
│ │ │ ├── FFC.v
│ │ │ ├── FFsInserted.sct
│ │ │ ├── FFsInserted.vcs
│ │ │ ├── Intro_TopNetlistFFsInserted.log
│ │ │ ├── Intro_TopNetlistFFsInserted.v
│ │ │ ├── Intro_Top.v
│ │ │ ├── SR.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ ├── 04_MuxInserted
│ │ │ ├── AndOr.v
│ │ │ ├── default.cfg
│ │ │ ├── FFC.v
│ │ │ ├── Intro_TopNetlistMuxInserted.log
│ │ │ ├── Intro_TopNetlistMuxInserted.v
│ │ │ ├── Intro_Top.v
│ │ │ ├── MuxInserted.sct
│ │ │ ├── MuxInserted.spj
│ │ │ ├── MuxInserted.vcs
│ │ │ ├── SR.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ ├── 06_ScanChainedRenamed
│ │ │ ├── AndOr.v
│ │ │ ├── default.cfg
│ │ │ ├── FFC.v
│ │ │ ├── Intro_TopNetlistScanChained.log
│ │ │ ├── Intro_TopNetlistScanChained.v
│ │ │ ├── Intro_Top.v
│ │ │ ├── ScanChained.sct
│ │ │ ├── ScanChained.spj
│ │ │ ├── ScanChained.vcs
│ │ │ ├── SR.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ ├── 07_AssertedOpt
│ │ │ ├── AndOr.v
│ │ │ ├── AssertedOpt.sct
│ │ │ ├── AssertedOpt.vcs
│ │ │ ├── default.cfg
│ │ │ ├── FFC.v
│ │ │ ├── Intro_TopNetlistAssertedOptFlatInc.log
│ │ │ ├── Intro_TopNetlistAssertedOptFlatInc.v
│ │ │ ├── Intro_TopNetlistAssertedOptFlatMap.log
│ │ │ ├── Intro_TopNetlistAssertedOptFlatMap.v
│ │ │ ├── Intro_TopNetlistAssertedOptHier.log
│ │ │ ├── Intro_TopNetlistAssertedOptHier.v
│ │ │ ├── Intro_Top.v
│ │ │ ├── SR.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ └── 09_DC_Scanned
│ │ ├── AndOr.v
│ │ ├── DC_Scanned.sct
│ │ ├── FFC.v
│ │ ├── Intro_TopFF.v
│ │ ├── Intro_TopNetlistDC_Scanned.log
│ │ ├── Intro_TopNetlistDC_Scanned.v
│ │ ├── SR.v
│ │ └── XorNor.v
│ ├── SR.v
│ ├── TestBench.v
│ └── XorNor.v
├── Lab06
│ ├── Lab06_Ans
│ │ ├── PLL_1x
│ │ │ ├── Comparator.v
│ │ │ ├── default.cfg
│ │ │ ├── PLL.inc
│ │ │ ├── PLLTst.v
│ │ │ ├── PLL.v
│ │ │ ├── PLL.vcs
│ │ │ ├── __ReadMe.txt
│ │ │ └── VFO.v
│ │ ├── Step05_PLLsim
│ │ │ ├── ClockComparator.v
│ │ │ ├── default.cfg
│ │ │ ├── MultiCounter.v
│ │ │ ├── PLLsim.inc
│ │ │ ├── PLLsim.spj
│ │ │ ├── PLLsim.v
│ │ │ ├── PLLsim.vcs
│ │ │ └── VFO.v
│ │ ├── Step06_ParSerConv
│ │ │ ├── default.cfg
│ │ │ ├── ParSerConv.spj
│ │ │ └── ParToSerial.v
│ │ └── Step07_FrameConv
│ │ ├── default.cfg
│ │ ├── Netlist_TB.v
│ │ ├── SerFrameEnc_Area.sct
│ │ ├── SerFrameEncNetlist_Area.v
│ │ ├── SerFrameEncNetlist_Speed.v
│ │ ├── SerFrameEncNetlist.vcs
│ │ ├── SerFrameEnc_Speed.sct
│ │ ├── SerFrameEnc.spj
│ │ ├── SerFrameEnc.v
│ │ └── tcbn90ghp_v2001.v
│ └── ParToSerial_unfinished.v
├── Lab07
│ ├── IxOffset.v
│ └── Lab07_Ans
│ ├── Legal.v
│ ├── Mem1kx32Bidir_Area.sct
│ ├── Mem1kx32Bidir.sct
│ ├── Mem1kx32Bidir_Speed.sct
│ ├── Mem1kx32Bidir.spj
│ ├── Mem1kx32Bidir.v
│ ├── Mem1kx32.cfg
│ ├── Mem1kx32_Loop.spj
│ ├── Mem1kx32_Loop.v
│ ├── Mem1kx32.spj
│ ├── Mem1kx32.v
│ ├── MemAccess.spj
│ ├── MemAccess.v
│ └── Netlists
│ ├── Mem1kx32Bidir_AreaNetlist.v.gz
│ ├── Mem1kx32Bidir_Netlist.v.gz
│ └── Mem1kx32Bidir_SpeedNetlist.v.gz
├── Lab08
│ ├── Lab08_Ans
│ │ ├── Counter4
│ │ │ ├── Counter4_OptAreaNetlist.v
│ │ │ ├── Counter4_OptArea.sct
│ │ │ ├── Counter4_OptSpeedNetlist.v
│ │ │ ├── Counter4_OptSpeed.sct
│ │ │ ├── Counter4.spj
│ │ │ ├── Counter4_Subtract.v
│ │ │ ├── Counter4_Subtract.vcs
│ │ │ ├── Counter4Tst.v
│ │ │ ├── Counter4.v
│ │ │ └── Counter4.vcs
│ │ ├── DFFC.v
│ │ ├── PLL
│ │ │ ├── ClockComparator.v
│ │ │ ├── ClockedByPLL.spj
│ │ │ ├── ClockedByPLL.v
│ │ │ ├── ClockedByPLL.vcs
│ │ │ ├── Counter4.v
│ │ │ ├── default.cfg
│ │ │ ├── DFFC.v
│ │ │ ├── MultiCounter.v
│ │ │ ├── PLLTop.inc
│ │ │ ├── PLLTop.v
│ │ │ ├── Ripple4DFF.v
│ │ │ ├── Synch4DFF.v
│ │ │ └── VFO.v
│ │ ├── Ripple4
│ │ │ ├── DFFC.v
│ │ │ ├── Ripple4DFFdeGlitched.spj
│ │ │ ├── Ripple4DFFdeGlitched.v
│ │ │ ├── Ripple4DFFdeGlitched.vcs
│ │ │ ├── Ripple4DFFNetlist_Area.v
│ │ │ ├── Ripple4DFFNetlist_Speed.v
│ │ │ ├── Ripple4DFF_OptAreaNetlist.v
│ │ │ ├── Ripple4DFF_OptArea.sct
│ │ │ ├── Ripple4DFF_OptSpeedNetlist.v
│ │ │ ├── Ripple4DFF_OptSpeed.sct
│ │ │ ├── Ripple4DFF.spj
│ │ │ ├── Ripple4DFF_Tst.v
│ │ │ ├── Ripple4DFF.v
│ │ │ └── Ripple4DFF.vcs
│ │ ├── Synch4
│ │ │ ├── default.cfg
│ │ │ ├── DFFC.v
│ │ │ ├── Synch4DFF_OptAreaNetlist.v
│ │ │ ├── Synch4DFF_OptArea.sct
│ │ │ ├── Synch4DFF_OptSpeedNetlist.v
│ │ │ ├── Synch4DFF_OptSpeed.sct
│ │ │ ├── Synch4DFF.spj
│ │ │ ├── Synch4DFF_Tst.v
│ │ │ ├── Synch4DFF.v
│ │ │ ├── Synch4DFF.vcs
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ ├── TwoNetlistsTst.v
│ │ │ └── TwoNetlists.vcs
│ │ └── Synch4Wor
│ │ ├── default.cfg
│ │ ├── DFFC.v
│ │ ├── Synch4DFFWor_OptAreaNetlist.v
│ │ ├── Synch4DFFWor_OptArea.sct
│ │ ├── Synch4DFFWor_OptSpeedNetlistTst.v
│ │ ├── Synch4DFFWor_OptSpeedNetlist.v
│ │ ├── Synch4DFFWor_OptSpeedNetlist.vcs
│ │ ├── Synch4DFFWor_OptSpeed.sct
│ │ ├── Synch4DFFWor.spj
│ │ ├── Synch4DFFWorTst.v
│ │ ├── Synch4DFFWor.v
│ │ ├── Synch4DFFWor.vcs
│ │ └── tcbn90ghp_v2001.v
│ └── tcbn90ghp_v2001.v
├── Lab09
│ └── Lab09_Ans
│ ├── default.cfg
│ ├── NetterNetlist.v
│ ├── Netter.sct
│ ├── Netter.spj
│ ├── Netter.v
│ ├── Operators.spj
│ ├── Operators.v
│ ├── Racer.spj
│ └── Racer.v
├── Lab10
│ ├── default.cfg
│ ├── FindPatternBeh.sct
│ ├── FindPatternBeh.v
│ └── Lab10_Ans
│ ├── default.cfg
│ ├── EClockSample.sct
│ ├── EClockSample.spj
│ ├── EClockSample.v
│ └── PLLsync
│ ├── Counter4.v
│ ├── default.cfg
│ ├── PLL
│ │ ├── ClockComparator.v
│ │ ├── MultiCounter.v
│ │ ├── PLLTop.inc
│ │ ├── PLLTop.v
│ │ └── VFO.v
│ ├── PLLsync.spj
│ ├── PLLsync.v
│ └── PLLsync.vcs
├── Lab11
│ ├── ErrHandleTask.spj
│ ├── ErrHandleTask.v
│ ├── FIFOStateM_header.v
│ ├── Find3Mod.v
│ ├── FindPattern.spj
│ ├── FindPattern.v
│ ├── FnTask.spj
│ ├── FnTask.v
│ ├── ForkJoin.spj
│ ├── ForkJoin.v
│ └── Lab11_Ans
│ ├── default.cfg
│ ├── FIFOStateM.v
│ ├── FIFO_Top.spj
│ ├── FIFO_Top.v
│ ├── FIFO_Top.vcs
│ ├── FindPatternTask.spj
│ ├── FindPatternTask.v
│ ├── Mem1kx32.v
│ └── Synthesis
│ ├── FIFOStateM_AreaNetlist.log
│ ├── FIFOStateM_AreaNetlist.v
│ ├── FIFOStateM_Area.sct
│ ├── FIFOStateM_SpeedNetlist.log
│ ├── FIFOStateM_SpeedNetlist.v
│ ├── FIFOStateM_Speed.sct
│ ├── FIFO_Top_AreaNetlist.log
│ ├── FIFO_Top_AreaNetlist.v
│ ├── FIFO_Top_Area.sct
│ ├── FIFO_Top_SpeedNetlist.log
│ ├── FIFO_Top_SpeedNetlist.v
│ └── FIFO_Top_Speed.sct
├── Lab12
│ ├── BothDelay.v
│ ├── ConCurrent.v
│ ├── InactiveStratum.v
│ ├── Lab12_Ans
│ │ ├── BothDelaySims.v
│ │ ├── BothDelay.spj
│ │ ├── BothDelay.v
│ │ ├── EventCtl.cfg
│ │ ├── EventCtlNetlist.log
│ │ ├── EventCtlNetlist.v
│ │ ├── EventCtl.sct
│ │ ├── EventCtlTst.v
│ │ ├── EventCtl.v
│ │ ├── EventCtl.vcs
│ │ ├── RiseFall.cfg
│ │ ├── RiseFall.spj
│ │ └── RiseFall.v
│ └── Scheduler.v
├── Lab13
│ ├── ImpliedNames.spj
│ ├── ImpliedNames.v
│ └── Lab13_Ans
│ ├── DFFC.v
│ ├── DFFGates.v
│ ├── DFFGates.vcs
│ ├── DFF_SRs.pdf
│ ├── S_R.v
│ ├── Synch4DFFGates.spj
│ ├── Synch4DFFGates_Synthesis
│ │ ├── DFFGates.v
│ │ ├── S_R.v
│ │ ├── Synch4DFFGates_AreaNetlist.log
│ │ ├── Synch4DFFGates_AreaNetlist.v
│ │ ├── Synch4DFFGates_Area.sct
│ │ ├── Synch4DFFGates_SpeedNetlist.log
│ │ ├── Synch4DFFGates_SpeedNetlistTst.v
│ │ ├── Synch4DFFGates_SpeedNetlist.v
│ │ ├── Synch4DFFGates_SpeedNetlist.vcs
│ │ ├── Synch4DFFGates_Speed.sct
│ │ ├── Synch4DFFGates.v
│ │ └── tcbn90ghp_v2001.v
│ ├── Synch4DFFGates.v
│ ├── Synch4DFFGates.vcs
│ ├── Synch4DFF.spj
│ ├── Synch4DFF_Synthesis
│ │ ├── DFFC.v
│ │ ├── Synch4DFF_AreaNetlist.log
│ │ ├── Synch4DFF_AreaNetlist.v
│ │ ├── Synch4DFF_Area.sct
│ │ ├── Synch4DFF_SpeedNetlist.log
│ │ ├── Synch4DFF_SpeedNetlist.v
│ │ ├── Synch4DFF_Speed.sct
│ │ └── Synch4DFF.v
│ ├── Synch4DFF.v
│ └── Synch4DFF.vcs
├── Lab14
│ ├── ConCurrent.spj
│ ├── ConCurrent.v
│ ├── Forever.spj
│ ├── Forever.v
│ ├── Lab14_Ans
│ │ ├── CPU_Board.cfg
│ │ ├── CPU_Board.spj
│ │ ├── CPU_Board.v
│ │ ├── Encoder.spj
│ │ ├── Encoder.v
│ │ ├── ForRptWhile.spj
│ │ └── ForRptWhile.v
│ ├── Match_x_z.spj
│ ├── Match_x_z.v
│ ├── ReportToggleA.spj
│ ├── ReportToggleA.v
│ ├── ReportToggleFJ.spj
│ └── ReportToggleFJ.v
├── Lab15
│ ├── CondGenerateNetlistLatch0.log
│ ├── CondGenerateNetlistLatch0.v
│ ├── CondGenerateNetlistLatch1.log
│ ├── CondGenerateNetlistLatch1.v
│ ├── CondGenerate.sct
│ ├── CondGenerate.spj
│ ├── CondGenerate.v
│ ├── Decoder1024Netlist.log
│ ├── Decoder1024Netlist.v
│ ├── Decoder1024.sct
│ ├── Decoder1024.spj
│ ├── Decoder1024.v
│ ├── HierRef.spj
│ ├── HierRef.v
│ ├── Lab15_Ans
│ │ ├── ArrayIxedBus.v
│ │ ├── FIFO
│ │ │ ├── Bit.v
│ │ │ ├── default.cfg
│ │ │ ├── FIFOStateM.v
│ │ │ ├── FIFO_Top.v
│ │ │ ├── FIFO_Top.vcs
│ │ │ ├── Mem1kx32gen.v
│ │ │ └── Synthesis
│ │ │ ├── Bit.v
│ │ │ ├── FIFOgenNetlist_AreaNoRules.log
│ │ │ ├── FIFOgenNetlist_AreaNoRules.sct
│ │ │ ├── FIFOgenNetlist_AreaNoRules.v
│ │ │ ├── FIFOgenNetlist_SpeedMildNoRules.log
│ │ │ ├── FIFOgenNetlist_SpeedMildNoRules.sct
│ │ │ ├── FIFOgenNetlist_SpeedMildNoRules.v
│ │ │ ├── FIFOgenNetlist_SpeedMildRules.log
│ │ │ ├── FIFOgenNetlist_SpeedMildRules.sct
│ │ │ ├── FIFOgenNetlist_SpeedMildRules.v
│ │ │ ├── FIFOgenNetlist_SpeedRulesDontTouch.log
│ │ │ ├── FIFOgenNetlist_SpeedRulesDontTouch.sct
│ │ │ ├── FIFOgenNetlist_SpeedRulesDontTouch.v
│ │ │ ├── FIFOgenNetlist_SpeedRuleTst.v
│ │ │ ├── FIFOStateM.v
│ │ │ ├── FIFO_Top.v
│ │ │ └── Mem1kx32gen.v
│ │ ├── GenBuffedBus.spj
│ │ ├── GenBuffedBus.v
│ │ ├── Mem1kx32gen
│ │ │ ├── Bit.v
│ │ │ ├── default.cfg
│ │ │ ├── Mem1kx32gen.spj
│ │ │ ├── Mem1kx32gen.v
│ │ │ ├── Mem1kx32gen.vcs
│ │ │ └── Synthesis
│ │ │ ├── Bit.v
│ │ │ ├── default.cfg
│ │ │ ├── Mem1kx32genNetlist_SpeedMild.log
│ │ │ ├── Mem1kx32genNetlist_SpeedMild.v
│ │ │ ├── Mem1kx32genNetlist_SpeedRules.log
│ │ │ ├── Mem1kx32genNetlist_SpeedRules.v
│ │ │ ├── Mem1kx32gen_SpeedMild.sct
│ │ │ ├── Mem1kx32gen_SpeedRules.sct
│ │ │ ├── Mem1kx32genTst.v
│ │ │ ├── Mem1kx32gen.v
│ │ │ ├── Mem1kx32gen.vcs
│ │ │ └── tcbn90ghp_v2001.v
│ │ └── Synthesis
│ │ ├── ArrayIxedBus_Area.sct
│ │ ├── ArrayIxedBusNetlist_Area.log
│ │ ├── ArrayIxedBusNetlist_Area.v
│ │ ├── ArrayIxedBusNetlist.log
│ │ ├── ArrayIxedBusNetlist_Speed.log
│ │ ├── ArrayIxedBusNetlist_Speed.v
│ │ ├── ArrayIxedBusNetlist.v
│ │ ├── ArrayIxedBus.sct
│ │ ├── ArrayIxedBus_Speed.sct
│ │ ├── ArrayIxedBus.v
│ │ ├── GenBuffedBusNetlist.log
│ │ ├── GenBuffedBusNetlist.v
│ │ ├── GenBuffedBus.sct
│ │ └── GenBuffedBus.v
│ ├── LoopDFFBufNetlist.log
│ ├── LoopDFFBufNetlist.v
│ ├── LoopDFFBuf.sct
│ ├── LoopDFFBuf.spj
│ └── LoopDFFBuf.v
├── Lab16
│ └── Lab16_Ans
│ ├── DesDecoder.cfg
│ ├── DesDecoder.spj
│ ├── DesDecoder.v
│ ├── GenericDes.cfg
│ ├── GenericDes.spj
│ ├── GenericDes.v
│ ├── GenericSyncDes.cfg
│ ├── GenericSyncDes.spj
│ └── GenericSyncDes.v
├── Lab17
│ ├── default.cfg
│ ├── DFF_UDP.cfg
│ ├── DFF_UDP.spj
│ ├── DFF_UDP.v
│ ├── Lab17_Ans
│ │ ├── AndLatch.cfg
│ │ ├── AndLatch.spj
│ │ ├── AndLatch.v
│ │ ├── AndOr2Not4.cfg
│ │ ├── AndOr2Not4.spj
│ │ ├── AndOr2Not4.v
│ │ ├── Nand_Nor.cfg
│ │ ├── Nand_Nor.spj
│ │ ├── Nand_Nor.v
│ │ ├── Nottingham.cfg
│ │ ├── NottinghamCMOS.cfg
│ │ ├── NottinghamCMOS.spj
│ │ ├── NottinghamCMOS.v
│ │ ├── Nottingham.spj
│ │ ├── Nottingham.v
│ │ ├── RCnet.cfg
│ │ ├── RCnet.spj
│ │ ├── RCnetTran.cfg
│ │ ├── RCnetTran.v
│ │ ├── RCnet.v
│ │ ├── TranMux4.cfg
│ │ ├── TranMux4.spj
│ │ └── TranMux4.v
│ ├── TranMux2.cfg
│ ├── TranMux2.spj
│ └── TranMux2.v
├── Lab18
│ ├── HierDefine
│ │ ├── HierDefine.v
│ │ ├── Level2.v
│ │ ├── Level3.v
│ │ └── Level4.v
│ ├── HierParam.v
│ └── Lab18_Ans
│ ├── ANSITop_Step2.v
│ ├── ANSITop_Step3.v
│ ├── ANSITop_Step4.v
│ ├── DelayParam.spj
│ ├── DelayParam.v
│ ├── HierDefine
│ │ ├── default.cfg
│ │ ├── HierDefineBAD.vcs
│ │ ├── HierDefine.v
│ │ ├── HierDefine.vcs
│ │ ├── Level2.v
│ │ ├── Level3.v
│ │ ├── Level4.v
│ │ └── _ReadMe.txt
│ ├── HierParamAns.v
│ ├── HierParam.cfg
│ └── ParamOver.v
├── Lab19
│ └── Lab19_Ans
│ ├── ClockDomains.cfg
│ ├── ClockDomains.spj
│ ├── ClockDomains.v
│ ├── MiscModules.cfg
│ ├── MiscModules.spj
│ └── MiscModules.v
├── Lab20
│ ├── Lab20_Ans
│ │ ├── ComboOrig.v
│ │ ├── ComboSpec.spj
│ │ ├── ComboSpecStep5.v
│ │ ├── ComboSpec.v
│ │ ├── Combo.v
│ │ ├── FlipperSpecStep5.v
│ │ ├── FlipperSpec.v
│ │ ├── Flipper.v
│ │ ├── FlipSpec.spj
│ │ ├── SpecItNetlist.log
│ │ ├── SpecItNetlist.sdf
│ │ ├── SpecItNetlistSDF.v
│ │ ├── SpecItNetlistSDF.vcs
│ │ ├── SpecItNetlist.v
│ │ ├── SpecIt.spj
│ │ ├── Specit_Step1.vcs
│ │ ├── Specit_Step2.vcs
│ │ ├── Specit_Step3.vcs
│ │ ├── Specit_Step4.vcs
│ │ ├── Specit_Step5.sct
│ │ ├── Specit_Step5.vcs
│ │ ├── SpecIt_tb.v
│ │ ├── SpecIt.v
│ │ └── tcbn90ghp.v
│ └── SpecIt
│ ├── Combo.v
│ ├── Flipper.v
│ └── SpecIt.v
├── Lab21
│ ├── DFFC_Tst.v
│ ├── DFFC_Tst.vcs
│ ├── ErrHandleTask.cfg
│ ├── ErrHandleTask.spj
│ ├── ErrHandleTask.v
│ ├── Lab21_Ans
│ │ ├── DFFC
│ │ │ ├── default.cfg
│ │ │ ├── DFFC_Tst.spj
│ │ │ ├── DFFC_Tst.v
│ │ │ ├── DFFC_Tst.vcs
│ │ │ └── DFFC.v
│ │ └── PLLsync
│ │ ├── Counter4.v
│ │ ├── default.cfg
│ │ ├── PLL
│ │ │ ├── ClockComparator.v
│ │ │ ├── MultiCounter.v
│ │ │ ├── PLLTop.inc
│ │ │ ├── PLLTop.v
│ │ │ └── VFO.v
│ │ ├── PLLsync.spj
│ │ ├── PLLsync.v
│ │ └── PLLsync.vcs
│ └── PLLsync
│ ├── Counter4.v
│ ├── default.cfg
│ ├── PLL
│ │ ├── ClockComparator.v
│ │ ├── MultiCounter.v
│ │ ├── PLLTop.inc
│ │ ├── PLLTop.v
│ │ └── VFO.v
│ ├── PLLsync.spj
│ ├── PLLsync.v
│ └── PLLsync.vcs
├── Lab22
│ ├── Deserializer.sct
│ ├── Lab22_Ans
│ │ ├── Lab22_Ans_Step02
│ │ │ ├── default.cfg
│ │ │ ├── Deserial.inc
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── PLLTopNetlist.cfg
│ │ │ ├── PLLTopNetlist.v
│ │ │ ├── PLLTopNetlist.vcs
│ │ │ ├── PLLTopTst.v
│ │ │ ├── PLLTopTst.vcs
│ │ │ ├── _SynthWasIn_PLLdir
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab22_Ans_Step04
│ │ │ ├── default.cfg
│ │ │ ├── Deserial.inc
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── PLLTopNetlist.v
│ │ │ ├── PLLTopNetlist.vcs
│ │ │ ├── PLLTopTst.v
│ │ │ ├── PLLTopTst.vcs
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab22_Ans_Step10
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ ├── DesDecoder.v
│ │ │ │ └── _Not_Synthesizable
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFO_TopTst.v
│ │ │ │ ├── FIFO_TopTst.vcs
│ │ │ │ ├── FIFO_Top.v
│ │ │ │ └── Mem1kx32.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab22_Ans_Step11
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFO_TopTst.v
│ │ │ │ ├── FIFO_TopTst.vcs
│ │ │ │ ├── FIFO_Top.v
│ │ │ │ └── Mem1kx32.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab22_Ans_Step12
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── Deserializer_FlatAreaNetlist.log
│ │ │ ├── Deserializer_FlatAreaNetlist.v
│ │ │ ├── Deserializer_FlatArea.sct
│ │ │ ├── Deserializer_HierAreaNetlist.log
│ │ │ ├── Deserializer_HierAreaNetlist.v
│ │ │ ├── Deserializer_HierArea.sct
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFO_TopTst.v
│ │ │ │ ├── FIFO_TopTst.vcs
│ │ │ │ ├── FIFO_Top.v
│ │ │ │ └── Mem1kx32.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── PLL_1x_Demo
│ │ │ ├── Comparator.v
│ │ │ ├── default.cfg
│ │ │ ├── PLL.inc
│ │ │ ├── PLLNetlist.log
│ │ │ ├── PLLNetlist.v
│ │ │ ├── PLLNetlist.vcs
│ │ │ ├── PLL.sct
│ │ │ ├── PLLTst.v
│ │ │ ├── PLL.v
│ │ │ ├── PLL.vcs
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ └── VFO.v
│ │ └── tcbn90ghp_v2001.v
│ └── tcbn90ghp_v2001.v
├── Lab23
│ ├── Deserializer.sct
│ ├── Lab23_Ans
│ │ ├── Lab23_AnsStep02
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── Deserializer_FlatArea.sct
│ │ │ ├── Deserializer_HierArea.sct
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ ├── FIFOTop.v
│ │ │ │ └── Mem1kx32.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep04
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep05
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep06
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep07
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep08A
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep08B
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep08C
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopNetlist.log
│ │ │ │ ├── FIFOTopNetlist.sdf
│ │ │ │ ├── FIFOTopNetlistSDF.v
│ │ │ │ ├── FIFOTopNetlistSDF.vcs
│ │ │ │ ├── FIFOTopNetlist.v
│ │ │ │ ├── FIFOTopNetlist.vcs
│ │ │ │ ├── FIFOTop.sct
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ ├── FIFOTop.v
│ │ │ │ ├── tcbn90ghp.v
│ │ │ │ └── tcbn90ghp_v2001.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab23_AnsStep09
│ │ │ └── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderNetlist.log
│ │ │ │ ├── DesDecoderNetlist.sdf
│ │ │ │ ├── DesDecoderNetlist.v
│ │ │ │ ├── DesDecoderNetlist.vcs
│ │ │ │ ├── DesDecoder.sct
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ ├── DesDecoder.v
│ │ │ │ ├── DesDecoder.v_FIXED
│ │ │ │ └── DesDecoder.v_ORIG
│ │ │ ├── Deserial.inc
│ │ │ ├── Deserializer_BadDesDecoderNetlist.log
│ │ │ ├── Deserializer_BadDesDecoderNetlist.v
│ │ │ ├── DeserializerNetlist.vcs
│ │ │ ├── Deserializer.sct
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTop.sct
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ ├── FIFOTopTst.vcs
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── Deserial.inc
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTopNetlist.log
│ │ │ │ ├── PLLTopNetlist.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ └── Lab23_AnsStep10
│ │ ├── BadNetlist
│ │ │ └── Deserializer
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ └── DesDecoder.v
│ │ │ ├── Deserial.inc
│ │ │ ├── DeserializerNetlist.log
│ │ │ ├── DeserializerNetlist.sdf
│ │ │ ├── DeserializerNetlist.v
│ │ │ ├── Deserializer.sct
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ ├── FIFO
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ ├── FIFOTopNetlist.v
│ │ │ │ ├── FIFOTopTst.v
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTop.sct
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ └── SerialRx
│ │ │ └── SerialRx.v
│ │ └── Deserializer
│ │ ├── default.cfg
│ │ ├── DesDecoder
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoderTst.v
│ │ │ ├── DesDecoderTst.vcs
│ │ │ ├── DesDecoder.v
│ │ │ └── DesDecoder.vStep8C
│ │ ├── Deserial.inc
│ │ ├── DeserializerNetlist.log
│ │ ├── DeserializerNetlist.sdf
│ │ ├── DeserializerNetlistSDF.v
│ │ ├── DeserializerNetlistSDF.vcs
│ │ ├── DeserializerNetlist.v
│ │ ├── DeserializerNetlist.vcs
│ │ ├── Deserializer.sct
│ │ ├── DeserializerTst.v
│ │ ├── DeserializerTst.vcs
│ │ ├── Deserializer.v
│ │ ├── FIFO
│ │ │ ├── default.cfg
│ │ │ ├── DPMem1kx32.v
│ │ │ ├── FIFOStateM.v
│ │ │ ├── FIFOTopNetlist.vcs
│ │ │ ├── FIFOTop.sct
│ │ │ ├── FIFOTopTst.v
│ │ │ ├── FIFOTopTst.vcs
│ │ │ ├── FIFOTop.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── PLL
│ │ │ ├── ClockComparator.v
│ │ │ ├── default.cfg
│ │ │ ├── Deserial.inc
│ │ │ ├── MultiCounter.v
│ │ │ ├── PLLTopNetlist.log
│ │ │ ├── PLLTopNetlist.v
│ │ │ ├── PLLTopNetlist.vcs
│ │ │ ├── PLLTop.sct
│ │ │ ├── PLLTopTst.v
│ │ │ ├── PLLTopTst.vcs
│ │ │ ├── PLLTop.v
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ └── VFO.v
│ │ ├── SerialRx
│ │ │ └── SerialRx.v
│ │ ├── tcbn90ghp.v
│ │ └── tcbn90ghp_v2001.v
│ ├── tcbn90ghp.v
│ └── tcbn90ghp_v2001.v
├── Lab24
│ ├── DC_Synthesizer_Lab24_HO.pdf
│ ├── Lab24_Ans
│ │ ├── Lab24_Step06
│ │ │ └── SerDes
│ │ │ ├── Deserializer
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoder
│ │ │ │ │ ├── default.cfg
│ │ │ │ │ ├── DesDecoderTst.v
│ │ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ │ └── DesDecoder.v
│ │ │ │ ├── Deserial.inc_Lab23
│ │ │ │ ├── Deserializer.sct
│ │ │ │ ├── DeserializerTst.v
│ │ │ │ ├── DeserializerTst.vcs
│ │ │ │ ├── Deserializer.v
│ │ │ │ └── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ ├── FIFO
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTop.v
│ │ │ │ ├── VFO.v
│ │ │ │ └── VFO.v_OLD
│ │ │ ├── SerDesFormats.inc
│ │ │ ├── SerDes.inc
│ │ │ ├── SerDesTst.v
│ │ │ ├── SerDes.v
│ │ │ ├── SerDes.vcs
│ │ │ ├── Serializer
│ │ │ │ ├── default.cfg
│ │ │ │ ├── SerDesFormats.inc
│ │ │ │ ├── SerDes.inc
│ │ │ │ ├── SerEncoder
│ │ │ │ │ └── SerEncoder.v
│ │ │ │ ├── SerializerTst.v
│ │ │ │ ├── SerializerTst.vcs
│ │ │ │ ├── Serializer.v
│ │ │ │ └── SerialTx
│ │ │ │ └── SerialTx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── Lab24_Step07
│ │ │ └── SerDes
│ │ │ ├── default.cfg
│ │ │ ├── Deserializer
│ │ │ │ ├── DesDecoder
│ │ │ │ │ └── DesDecoder.v
│ │ │ │ ├── Deserializer.v
│ │ │ │ └── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ ├── FIFO
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerDesFormats.inc
│ │ │ ├── SerDes.inc
│ │ │ ├── SerDesTst.v
│ │ │ ├── SerDesTst.vcs
│ │ │ ├── SerDes.v
│ │ │ ├── Serializer
│ │ │ │ ├── SerEncoder
│ │ │ │ │ └── SerEncoder.v
│ │ │ │ ├── Serializer.v
│ │ │ │ └── SerialTx
│ │ │ │ └── SerialTx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ └── Lab24_Step08
│ │ └── SerDes
│ │ ├── default.cfg
│ │ ├── Deserializer
│ │ │ ├── default.cfg
│ │ │ ├── DesDecoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── DesDecoderNetlist.log
│ │ │ │ ├── DesDecoderNetlist.sdf
│ │ │ │ ├── DesDecoderNetlistSDF.v
│ │ │ │ ├── DesDecoderNetlistSDF.vcs
│ │ │ │ ├── DesDecoderNetlist.v
│ │ │ │ ├── DesDecoderNetlist.vcs
│ │ │ │ ├── DesDecoder.sct
│ │ │ │ ├── DesDecoderTst.v
│ │ │ │ ├── DesDecoderTst.vcs
│ │ │ │ ├── DesDecoder.v
│ │ │ │ ├── tcbn90ghp.v
│ │ │ │ └── tcbn90ghp_v2001.v
│ │ │ ├── DeserializerTst.v
│ │ │ ├── DeserializerTst.vcs
│ │ │ ├── Deserializer.v
│ │ │ └── SerialRx
│ │ │ └── SerialRx.v
│ │ ├── FIFO
│ │ │ ├── default.cfg
│ │ │ ├── DPMem1kx32.v
│ │ │ ├── FIFOStateM.v
│ │ │ ├── FIFOTopNetlist_3hours.v
│ │ │ ├── FIFOTopNetlist.log
│ │ │ ├── FIFOTopNetlist.sdf
│ │ │ ├── FIFOTopNetlistSDF.v
│ │ │ ├── FIFOTopNetlistSDF.vcs
│ │ │ ├── FIFOTopNetlist.v
│ │ │ ├── FIFOTopNetlist.vcs
│ │ │ ├── FIFOTop.sct
│ │ │ ├── FIFOTopTst.v
│ │ │ ├── FIFOTopTst.vcs
│ │ │ ├── FIFOTop.v
│ │ │ ├── tcbn90ghp.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── PLL
│ │ │ ├── ClockComparator.v
│ │ │ ├── default.cfg
│ │ │ ├── MultiCounter.v
│ │ │ ├── PLLTopNetlist.log
│ │ │ ├── PLLTopNetlist.sdf
│ │ │ ├── PLLTopNetlistSDF.v
│ │ │ ├── PLLTopNetlistSDF.vcs
│ │ │ ├── PLLTopNetlist.v
│ │ │ ├── PLLTopNetlist.vcs
│ │ │ ├── PLLTop.sct
│ │ │ ├── PLLTopTst.v
│ │ │ ├── PLLTopTst.vcs
│ │ │ ├── PLLTop.v
│ │ │ ├── SerDes.inc
│ │ │ ├── tcbn90ghp.v
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ └── VFO.v
│ │ ├── SerDesFormats.inc
│ │ ├── SerDes.inc
│ │ ├── SerDesTst.v
│ │ ├── SerDesTst.vcs
│ │ ├── SerDes.v
│ │ ├── Serializer
│ │ │ ├── default.cfg
│ │ │ ├── SerDesFormats.inc
│ │ │ ├── SerDes.inc
│ │ │ ├── SerEncoder
│ │ │ │ ├── default.cfg
│ │ │ │ ├── SerDesFormats.inc
│ │ │ │ ├── SerDes.inc
│ │ │ │ ├── SerEncoderNetlist.log
│ │ │ │ ├── SerEncoderNetlist.sdf
│ │ │ │ ├── SerEncoderNetlistSDF.v
│ │ │ │ ├── SerEncoderNetlistSDF.vcs
│ │ │ │ ├── SerEncoderNetlist.v
│ │ │ │ ├── SerEncoderNetlist.vcs
│ │ │ │ ├── SerEncoder.sct
│ │ │ │ ├── SerEncoderTst.v
│ │ │ │ ├── SerEncoderTst.vcs
│ │ │ │ ├── SerEncoder.v
│ │ │ │ ├── tcbn90ghp.v
│ │ │ │ └── tcbn90ghp_v2001.v
│ │ │ ├── SerializerTst.v
│ │ │ ├── SerializerTst.vcs
│ │ │ ├── Serializer.v
│ │ │ └── SerialTx
│ │ │ └── SerialTx.v
│ │ └── tcbn90ghp_v2001.v
│ ├── tcbn90ghp.v
│ └── tcbn90ghp_v2001.v
├── Lab25
│ ├── BScan.sct
│ ├── Lab25_Ans
│ │ ├── BIST
│ │ │ ├── Lab25_BIST_Step03
│ │ │ │ ├── default.cfg
│ │ │ │ ├── Mem_AreaNetlist.log
│ │ │ │ ├── Mem_AreaNetlist.v
│ │ │ │ ├── Mem_Area.sct
│ │ │ │ ├── MemBIST_Tst.v
│ │ │ │ ├── MemBIST_Tst.vcs
│ │ │ │ └── Mem.v
│ │ │ ├── Lab25_BIST_Step09
│ │ │ │ ├── BIST.v
│ │ │ │ ├── default.cfg
│ │ │ │ ├── MemBIST_AreaNetlist.v
│ │ │ │ ├── MemBIST_AreaNetlist.vcs
│ │ │ │ ├── MemBIST_AreaReport.log
│ │ │ │ ├── MemBIST_Top.sct
│ │ │ │ ├── MemBIST_TopTst.v
│ │ │ │ ├── MemBIST_Top.v
│ │ │ │ ├── MemBIST_Top.vcs
│ │ │ │ ├── Mem.v
│ │ │ │ └── tcbn90ghp_v2001.v
│ │ │ ├── Lab25_BIST_Step09_Timing
│ │ │ │ ├── BIST.v
│ │ │ │ ├── default.cfg
│ │ │ │ ├── MemBIST_ClocksNetlist.v
│ │ │ │ ├── MemBIST_ClocksNetlist.vcs
│ │ │ │ ├── MemBIST_ClocksReport.log
│ │ │ │ ├── MemBIST_Clocks.sct
│ │ │ │ ├── MemBIST_TopTst.v
│ │ │ │ ├── MemBIST_Top.v
│ │ │ │ ├── Mem.v
│ │ │ │ ├── _ReadMe.txt
│ │ │ │ └── tcbn90ghp_v2001.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── BIST_Done.v
│ │ ├── BScan
│ │ │ ├── AndOr.v
│ │ │ ├── BScan.sct
│ │ │ ├── default.cfg
│ │ │ ├── Intro_TopNetlistBSD.log
│ │ │ ├── Intro_TopNetlistBSD.v
│ │ │ ├── Intro_TopNetlistBSD.vcs
│ │ │ ├── Intro_Top.v
│ │ │ ├── Intro_Top.vcs
│ │ │ ├── SR.v
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ ├── TestBench.v
│ │ │ ├── tpdn90g18_3PAD.v
│ │ │ ├── tpdn90g18_v2001.v
│ │ │ └── XorNor.v
│ │ └── IntScan
│ │ ├── DC_Scanned
│ │ │ ├── AndOr.v
│ │ │ ├── defaultNet.cfg
│ │ │ ├── defaultSrc.cfg
│ │ │ ├── FFC.v
│ │ │ ├── Intro_TopFFScanNetlist.log
│ │ │ ├── Intro_TopFFScanNetlist.sdf
│ │ │ ├── Intro_TopFFScanNetlistSDF.v
│ │ │ ├── Intro_TopFFScanNetlistSDF.vcs
│ │ │ ├── Intro_TopFFScanNetlistTst.v
│ │ │ ├── Intro_TopFFScanNetlist.v
│ │ │ ├── Intro_TopFFScanNetlist.vcs
│ │ │ ├── Intro_TopFFScan.sct
│ │ │ ├── Intro_TopFF.spj
│ │ │ ├── Intro_TopFF_Tst.v
│ │ │ ├── Intro_TopFF.v
│ │ │ ├── Intro_TopFF.vcs
│ │ │ ├── SR.v
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ └── XorNor.v
│ │ └── FFs_Done
│ │ ├── AndOr.v
│ │ ├── default.cfg
│ │ ├── FFC.v
│ │ ├── FFs_Done.spj
│ │ ├── Intro_TopFF.v
│ │ ├── Intro_TopFF.vcs
│ │ ├── SR.v
│ │ ├── TestBench.v
│ │ └── XorNor.v
│ ├── tcbn90ghp_v2001.v
│ ├── tpdn90g18_3PAD.v
│ └── tpdn90g18_v2001.v
├── Lab26
│ ├── Lab26_Ans
│ │ ├── FullDupChk_Step6
│ │ │ ├── default.cfg
│ │ │ ├── FullDupFormats.inc
│ │ │ ├── FullDup.inc
│ │ │ ├── FullDupTst.v
│ │ │ ├── FullDupTst.vcs
│ │ │ ├── FullDup.v
│ │ │ ├── SerDes
│ │ │ │ ├── Deserializer
│ │ │ │ │ ├── DesDecoder
│ │ │ │ │ │ ├── DesDecoder.v
│ │ │ │ │ │ ├── DesDecoderViolations_VCS.txt
│ │ │ │ │ │ └── DesDecoder.v_NoViolation
│ │ │ │ │ ├── Deserializer.v
│ │ │ │ │ └── SerialRx
│ │ │ │ │ └── SerialRx.v
│ │ │ │ ├── FIFO
│ │ │ │ │ ├── DPMem1kx32.v
│ │ │ │ │ ├── FIFOStateM.v
│ │ │ │ │ └── FIFOTop.v
│ │ │ │ ├── PLL
│ │ │ │ │ ├── ClockComparator.v
│ │ │ │ │ ├── MultiCounter.v
│ │ │ │ │ ├── PLLTop.v
│ │ │ │ │ └── VFO.v
│ │ │ │ ├── SerDes.v
│ │ │ │ └── Serializer
│ │ │ │ ├── SerEncoder
│ │ │ │ │ └── SerEncoder.v
│ │ │ │ ├── Serializer.v
│ │ │ │ └── SerialTx
│ │ │ │ └── SerialTx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── FullDupScan_Step8
│ │ │ ├── default.cfg
│ │ │ ├── FullDupFormats.inc
│ │ │ ├── FullDup.inc
│ │ │ ├── FullDupNetlist_Scan.log
│ │ │ ├── FullDupNetlist_Scan.v
│ │ │ ├── FullDupScan.sct
│ │ │ ├── FullDupTst.v
│ │ │ ├── FullDupTst.vcs
│ │ │ ├── FullDup.v
│ │ │ ├── SerDes
│ │ │ │ ├── Deserializer
│ │ │ │ │ ├── DesDecoder
│ │ │ │ │ │ └── DesDecoder.v
│ │ │ │ │ ├── Deserializer.v
│ │ │ │ │ └── SerialRx
│ │ │ │ │ └── SerialRx.v
│ │ │ │ ├── FIFO
│ │ │ │ │ ├── DPMem1kx32.v
│ │ │ │ │ ├── FIFOStateM.v
│ │ │ │ │ └── FIFOTop.v
│ │ │ │ ├── PLL
│ │ │ │ │ ├── ClockComparator.v
│ │ │ │ │ ├── MultiCounter.v
│ │ │ │ │ ├── PLLTop.v
│ │ │ │ │ └── VFO.v
│ │ │ │ ├── SerDes.v
│ │ │ │ └── Serializer
│ │ │ │ ├── SerEncoder
│ │ │ │ │ ├── FullDupFormats.inc
│ │ │ │ │ └── SerEncoder.v
│ │ │ │ ├── Serializer.v
│ │ │ │ └── SerialTx
│ │ │ │ └── SerialTx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ ├── FullDup_Step4
│ │ │ ├── default.cfg
│ │ │ ├── FullDupFormats.inc
│ │ │ ├── FullDup.inc
│ │ │ ├── FullDupTst.v
│ │ │ ├── FullDupTst.vcs
│ │ │ ├── FullDup.v
│ │ │ ├── SerDes
│ │ │ │ ├── Deserializer
│ │ │ │ │ ├── DesDecoder
│ │ │ │ │ │ └── DesDecoder.v
│ │ │ │ │ ├── Deserializer.v
│ │ │ │ │ └── SerialRx
│ │ │ │ │ └── SerialRx.v
│ │ │ │ ├── FIFO
│ │ │ │ │ ├── DPMem1kx32.v
│ │ │ │ │ ├── FIFOStateM.v
│ │ │ │ │ └── FIFOTop.v
│ │ │ │ ├── PLL
│ │ │ │ │ ├── ClockComparator.v
│ │ │ │ │ ├── MultiCounter.v
│ │ │ │ │ ├── PLLTop.v
│ │ │ │ │ └── VFO.v
│ │ │ │ ├── SerDes.v
│ │ │ │ └── Serializer
│ │ │ │ ├── SerEncoder
│ │ │ │ │ └── SerEncoder.v
│ │ │ │ ├── Serializer.v
│ │ │ │ └── SerialTx
│ │ │ │ └── SerialTx.v
│ │ │ └── tcbn90ghp_v2001.v
│ │ └── FullDup_Step7
│ │ ├── default.cfg
│ │ ├── FullDupFormats.inc
│ │ ├── FullDup.inc
│ │ ├── FullDupNetlist_FlatSDF.vcs
│ │ ├── FullDupNetlist_Flat.vcs
│ │ ├── FullDupNetlist_HierSDF.vcs
│ │ ├── FullDupNetlist_Hier.vcs
│ │ ├── FullDupNetlist_Simple.log
│ │ ├── FullDupNetlist_Simple.v
│ │ ├── FullDupNetlist_Simple.vcs
│ │ ├── FullDup.sct
│ │ ├── FullDup_Simple.sct
│ │ ├── FullDupTst.v
│ │ ├── FullDupTst.vcs
│ │ ├── FullDup.v
│ │ ├── Netlist_Flat.cfg
│ │ ├── Netlist_Hier.cfg
│ │ ├── Netlists
│ │ │ ├── FullDup_AllHold.sct
│ │ │ ├── FullDup_DesDecHold.sct
│ │ │ ├── FullDupNetlist_Flat.vcs
│ │ │ ├── FullDupNetlist_Hier_AllHoldAbort.log
│ │ │ ├── FullDupNetlist_Hier_AllHoldAbort.v
│ │ │ ├── FullDupNetlist_Hier_AllHold.log
│ │ │ ├── FullDupNetlist_Hier_AllHold.sdf
│ │ │ ├── FullDupNetlist_Hier_AllHold.v
│ │ │ ├── FullDupNetlist_Hier_DesDecHold.log
│ │ │ ├── FullDupNetlist_Hier_DesDecHold.sdf
│ │ │ ├── FullDupNetlist_Hier_DesDecHold.v
│ │ │ ├── FullDupNetlist_Hier.vcs
│ │ │ ├── __FullDup__ReadMe.txt
│ │ │ ├── Netlist_Flat.cfg
│ │ │ └── Netlist_Hier.cfg
│ │ ├── Netlist_Simple.cfg
│ │ ├── SerDes
│ │ │ ├── Deserializer
│ │ │ │ ├── DesDecoder
│ │ │ │ │ └── DesDecoder.v
│ │ │ │ ├── Deserializer.v
│ │ │ │ └── SerialRx
│ │ │ │ └── SerialRx.v
│ │ │ ├── FIFO
│ │ │ │ ├── DPMem1kx32.v
│ │ │ │ ├── FIFOStateM.v
│ │ │ │ └── FIFOTop.v
│ │ │ ├── PLL
│ │ │ │ ├── ClockComparator.v
│ │ │ │ ├── MultiCounter.v
│ │ │ │ ├── PLLTop.v
│ │ │ │ └── VFO.v
│ │ │ ├── SerDes.v
│ │ │ └── Serializer
│ │ │ ├── SerEncoder
│ │ │ │ └── SerEncoder.v
│ │ │ ├── Serializer.v
│ │ │ └── SerialTx
│ │ │ └── SerialTx.v
│ │ ├── Source.cfg
│ │ └── tcbn90ghp_v2001.v
│ └── tcbn90ghp_v2001.v
├── Lab27
│ ├── Intro_Top.sct
│ ├── Lab27_Ans
│ │ ├── ba1
│ │ │ ├── default.cfg
│ │ │ ├── Intro_TopNetlist.sdf
│ │ │ ├── Intro_TopNetlist.v
│ │ │ ├── Intro_TopNetlist.vcs
│ │ │ ├── Intro_TopNetlist.vORIG
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ └── TestBench.v
│ │ ├── ba2
│ │ │ ├── default.cfg
│ │ │ ├── Intro_TopNetlist.sdf
│ │ │ ├── Intro_TopNetlist.sdfORIG
│ │ │ ├── Intro_TopNetlist.v
│ │ │ ├── Intro_TopNetlist.vcs
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ └── TestBench.v
│ │ ├── orig
│ │ │ ├── AndOr.v
│ │ │ ├── default.cfg
│ │ │ ├── Intro_TopNetlist.log
│ │ │ ├── Intro_TopNetlist.sdf
│ │ │ ├── Intro_TopNetlist.v
│ │ │ ├── Intro_TopNetlist.vcs
│ │ │ ├── Intro_Top.sct
│ │ │ ├── Intro_Top.spj
│ │ │ ├── Intro_Top.v
│ │ │ ├── Intro_Top.vcs
│ │ │ ├── SR.v
│ │ │ ├── tcbn90ghp_v2001.v
│ │ │ ├── TestBench.v
│ │ │ └── XorNor.v
│ │ └── tcbn90ghp_v2001.v
│ └── tcbn90ghp_v2001.v
├── misc
│ ├── DC_Synth_CmdReminder.pdf
│ ├── DC_Synthesizer_Lab24_HO.pdf
│ ├── Extras.inc
│ ├── QuestaSim_Summary.pdf
│ ├── tcbn90ghp_v2001.v
│ ├── tcbn90ghp_v2001.zip
│ ├── tpdn90g18tc_3PAD.v
│ ├── tpdn90g18tc_3PAD.zip
│ ├── VCS_SimSummary.pdf
│ ├── _vimrc
│ └── _vimrc.zip
├── ReadMe.txt
└── Verilog_LabCDROM.tar
264 directories, 1423 files
标签：
好例子网口号：伸出你的我的手 — 分享！
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论