基于MIPS架构的单周期CPU设计

【实例简介】
自己写的，基于MIPS架构的单周期CPU。。
【实例截图】
【核心代码】
CPU
└── CPU
├── ALU.v
├── ALU.v.bak
├── CP.v
├── CP.v.bak
├── CPU
│   ├── @a@l@u
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── @c@p
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── @c@u
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── @d@m
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── @extender
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── @i@m
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── @p@c
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── _info
│   ├── _temp
│   │   ├── vlog1c0jys
│   │   ├── vlogdkg3nt
│   │   ├── vlogfmshyj
│   │   ├── vlogwgtmd3
│   │   ├── vlogxharkw
│   │   └── vlogxmfyh6
│   ├── datapath
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── main
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── mux2
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── mux4
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── n@p@c
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── regfile
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   ├── sl2
│   │   ├── _primary.dat
│   │   ├── _primary.dbs
│   │   ├── _primary.vhd
│   │   └── verilog.asm
│   └── testbench
│   ├── _primary.dat
│   ├── _primary.dbs
│   ├── _primary.vhd
│   └── verilog.asm
├── CPU.cr.mti
├── CPU.mpf
├── CU.v
├── CU.v.bak
├── DM.v
├── DM.v.bak
├── Extender.v
├── Extender.v.bak
├── IM.v
├── IM.v.bak
├── PC.v
├── PC.v.bak
├── RF.v
├── RF.v.bak
├── datapath.v
├── datapath.v.bak
├── ir.txt
├── main.v
├── main.v.bak
├── mux2.v
├── mux2.v.bak
├── mux4.v
├── mux4.v.bak
├── nPC.v
├── nPC.v.bak
├── sl2.v
├── sl2.v.bak
├── testbench.v
├── testbench.v.bak
├── testir
│   ├── ir.txt
│   └── mips1.asm
├── transcript
├── vsim.wlf
├── 指令.xlsx
├── 控制信号.docx
└── 单周期实现过程.pptx

19 directories, 107 files