正弦波信号发生器verilog代码

【实例简介】
完整的正弦信号发生器verilog程序代码，仿真已通过
【实例截图】
【核心代码】
sin2
└── sin2
├── clk_54k.v
├── db
│   ├── altsyncram_au81.tdf
│   ├── logic_util_heursitic.dat
│   ├── prev_cmp_sin2.qmsg
│   ├── sin2.(0).cnf.cdb
│   ├── sin2.(0).cnf.hdb
│   ├── sin2.(1).cnf.cdb
│   ├── sin2.(1).cnf.hdb
│   ├── sin2.(10).cnf.cdb
│   ├── sin2.(10).cnf.hdb
│   ├── sin2.(2).cnf.cdb
│   ├── sin2.(2).cnf.hdb
│   ├── sin2.(3).cnf.cdb
│   ├── sin2.(3).cnf.hdb
│   ├── sin2.(4).cnf.cdb
│   ├── sin2.(4).cnf.hdb
│   ├── sin2.(5).cnf.cdb
│   ├── sin2.(5).cnf.hdb
│   ├── sin2.(6).cnf.cdb
│   ├── sin2.(6).cnf.hdb
│   ├── sin2.(7).cnf.cdb
│   ├── sin2.(7).cnf.hdb
│   ├── sin2.(8).cnf.cdb
│   ├── sin2.(8).cnf.hdb
│   ├── sin2.(9).cnf.cdb
│   ├── sin2.(9).cnf.hdb
│   ├── sin2.amm.cdb
│   ├── sin2.asm.qmsg
│   ├── sin2.asm.rdb
│   ├── sin2.asm_labs.ddb
│   ├── sin2.cbx.xml
│   ├── sin2.cmp.bpm
│   ├── sin2.cmp.cdb
│   ├── sin2.cmp.hdb
│   ├── sin2.cmp.kpt
│   ├── sin2.cmp.logdb
│   ├── sin2.cmp.rdb
│   ├── sin2.cmp_merge.kpt
│   ├── sin2.cuda_io_sim_cache.45um_ff_1200mv_0c_fast.hsd
│   ├── sin2.cuda_io_sim_cache.45um_ss_1200mv_85c_slow.hsd
│   ├── sin2.db_info
│   ├── sin2.eda.qmsg
│   ├── sin2.fit.qmsg
│   ├── sin2.hier_info
│   ├── sin2.hif
│   ├── sin2.idb.cdb
│   ├── sin2.lpc.html
│   ├── sin2.lpc.rdb
│   ├── sin2.lpc.txt
│   ├── sin2.map.bpm
│   ├── sin2.map.cdb
│   ├── sin2.map.hdb
│   ├── sin2.map.kpt
│   ├── sin2.map.logdb
│   ├── sin2.map.qmsg
│   ├── sin2.map_bb.cdb
│   ├── sin2.map_bb.hdb
│   ├── sin2.map_bb.logdb
│   ├── sin2.pre_map.cdb
│   ├── sin2.pre_map.hdb
│   ├── sin2.rtlv.hdb
│   ├── sin2.rtlv_sg.cdb
│   ├── sin2.rtlv_sg_swap.cdb
│   ├── sin2.sgdiff.cdb
│   ├── sin2.sgdiff.hdb
│   ├── sin2.sld_design_entry.sci
│   ├── sin2.sld_design_entry_dsc.sci
│   ├── sin2.smart_action.txt
│   ├── sin2.sta.qmsg
│   ├── sin2.sta.rdb
│   ├── sin2.sta_cmp.8_slow_1200mv_85c.tdb
│   ├── sin2.syn_hier_info
│   ├── sin2.tis_db_list.ddb
│   ├── sin2.tiscmp.fast_1200mv_0c.ddb
│   ├── sin2.tiscmp.fastest_slow_1200mv_0c.ddb
│   ├── sin2.tiscmp.fastest_slow_1200mv_85c.ddb
│   ├── sin2.tiscmp.slow_1200mv_0c.ddb
│   ├── sin2.tiscmp.slow_1200mv_85c.ddb
│   └── sin2.tmw_info
├── dizhihecheng.v
├── greybox_tmp
│   └── cbx_args.txt
├── incremental_db
│   ├── README
│   └── compiled_partitions
│   ├── sin2.db_info
│   ├── sin2.root_partition.cmp.cdb
│   ├── sin2.root_partition.cmp.dfp
│   ├── sin2.root_partition.cmp.hdb
│   ├── sin2.root_partition.cmp.kpt
│   ├── sin2.root_partition.cmp.logdb
│   ├── sin2.root_partition.cmp.rcfdb
│   ├── sin2.root_partition.map.cdb
│   ├── sin2.root_partition.map.dpi
│   ├── sin2.root_partition.map.hbdb.cdb
│   ├── sin2.root_partition.map.hbdb.hb_info
│   ├── sin2.root_partition.map.hbdb.hdb
│   ├── sin2.root_partition.map.hbdb.sig
│   ├── sin2.root_partition.map.hdb
│   └── sin2.root_partition.map.kpt
├── rom.bsf
├── rom.inc
├── rom.mif
├── rom.qip
├── rom.v
├── rom_bb.v
├── rom_inst.v
├── shujufenli.v
├── simulation
│   └── modelsim
│   ├── modelsim.ini
│   ├── msim_transcript
│   ├── rom.mif
│   ├── rom.ver
│   ├── rtl_work
│   │   ├── _info
│   │   ├── _opt
│   │   │   ├── _deps
│   │   │   ├── rtl_work__info
│   │   │   ├── rtl_work_clk_54k_fast.asm
│   │   │   ├── rtl_work_clk_54k_fast.dt2
│   │   │   ├── rtl_work_dizhihecheng_fast.asm
│   │   │   ├── rtl_work_dizhihecheng_fast.dt2
│   │   │   ├── rtl_work_rom_fast.asm
│   │   │   ├── rtl_work_rom_fast.dt2
│   │   │   ├── rtl_work_shujufenli_fast.asm
│   │   │   ├── rtl_work_shujufenli_fast.dt2
│   │   │   ├── rtl_work_sin2_fast.asm
│   │   │   ├── rtl_work_sin2_fast.dt2
│   │   │   ├── rtl_work_test_tb1_fast.asm
│   │   │   └── rtl_work_test_tb1_fast.dt2
│   │   ├── clk_54k
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── dizhihecheng
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── rom
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── shujufenli
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── sin2
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   └── test_tb1
│   │   ├── _primary.dat
│   │   └── _primary.vhd
│   ├── sin2.sft
│   ├── sin2.vo
│   ├── sin2_8_1200mv_0c_slow.vo
│   ├── sin2_8_1200mv_0c_v_slow.sdo
│   ├── sin2_8_1200mv_85c_slow.vo
│   ├── sin2_8_1200mv_85c_v_slow.sdo
│   ├── sin2_min_1200mv_0c_fast.vo
│   ├── sin2_min_1200mv_0c_v_fast.sdo
│   ├── sin2_modelsim.xrf
│   ├── sin2_run_msim_rtl_verilog.do
│   ├── sin2_run_msim_rtl_verilog.do.bak
│   ├── sin2_run_msim_rtl_verilog.do.bak1
│   ├── sin2_run_msim_rtl_verilog.do.bak2
│   ├── sin2_run_msim_rtl_verilog.do.bak3
│   ├── sin2_run_msim_rtl_verilog.do.bak4
│   ├── sin2_run_msim_rtl_verilog.do.bak5
│   ├── sin2_run_msim_rtl_verilog.do.bak6
│   ├── sin2_v.sdo
│   ├── verilog_libs
│   │   ├── altera_lnsim_ver
│   │   │   ├── _info
│   │   │   ├── altera_lnsim_functions
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_mult_add
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_accumulator_function
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_adder_function
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_coef_reg_ext_function
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_data_split_reg_ext_function
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_dynamic_signed_function
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_multiplier_function
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_preadder_function
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_register_function
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_register_with_ext_function
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_scanchain
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_signed_extension_function
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ama_systolic_adder_function
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_28nm_mlab_cell
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_28nm_mlab_cell_pulse_generator
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_28nm_ram_block
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_28nm_ram_pulse_generator
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── common_28nm_ram_register
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_cdr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_device_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_m10k
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_m20k
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_mlab_cell
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── generic_mux
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   └── generic_pll
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── altera_mf_ver
│   │   │   ├── @a@l@t@e@r@a_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @a@l@t@e@r@a_@m@f_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @a@l@t@e@r@a_@m@f_@m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_cycloneiii_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_cycloneiiigl_m_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_cycloneiiigl_n_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_cycloneiiigl_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_cycloneiiigl_scale_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_pll_reg
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_stratix_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_stratixii_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @m@f_stratixiii_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── _info
│   │   │   ├── a_graycounter
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt3pram
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_aeq_s4
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_cal
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_cal_c3gxb
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_cal_mm
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_cal_sv
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_dfe
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_eyemon
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altaccumulate
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altclklock
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altddio_bidir
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altddio_in
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altddio_out
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altdpram
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_std_synchronizer
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altera_std_synchronizer_bundle
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altfp_mult
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altlvds_rx
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altlvds_tx
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altmult_accum
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altmult_add
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altparallel_flash_loader
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altpll
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altserial_flash_loader
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altshift_taps
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altsource_probe
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altsqrt
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altsquare
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altstratixii_oct
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── altsyncram
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── arm_m_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── arm_n_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── arm_scale_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cda_m_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cda_n_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cda_scale_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiiigl_post_divider
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo_async
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo_dffpipe
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo_fefifo
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo_low_latency
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo_mixed_widths
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dcfifo_sync
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dffp
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dummy_hub
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── flexible_lvds_rx
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── flexible_lvds_tx
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── jtag_tap_controller
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lcell
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── parallel_add
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── pll_iobuf
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── scfifo
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── signal_gen
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── sld_signaltap
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── sld_virtual_jtag
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── sld_virtual_jtag_basic
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratix_lvds_rx
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratix_tx_outclk
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixgx_dpa_lvds_rx
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixii_lvds_rx
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixii_tx_outclk
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixiii_lvds_rx
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixiii_lvds_rx_channel
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── stratixiii_lvds_rx_dpa
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── stx_m_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── stx_n_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── stx_scale_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ttn_m_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── ttn_n_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   └── ttn_scale_cntr
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── altera_ver
│   │   │   ├── @p@r@i@m_@g@d@f@f_@h@i@g@h
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @p@r@i@m_@g@d@f@f_@l@o@w
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @t@r@i
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── _info
│   │   │   ├── alt_bidir_buf
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_bidir_diff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_inbuf
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_inbuf_diff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_iobuf
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_iobuf_diff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_outbuf
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_outbuf_diff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_outbuf_tri
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── alt_outbuf_tri_diff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── carry
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── carry_sum
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cascade
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── clklock
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dffe
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dffea
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dffeas
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── dlatch
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── exp
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── global
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── jkff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── jkffe
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── latch
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lut_input
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lut_output
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── opndrn
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── prim_gdff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── prim_gjkff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── prim_gsrff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── prim_gtff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── row_global
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── soft
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── srff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── srffe
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── tff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   └── tffe
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── cycloneiii_ver
│   │   │   ├── @c@y@c@l@o@n@e@i@i@i_@p@r@i@m_@d@f@f@e
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @c@y@c@l@o@n@e@i@i@i_@p@r@i@m_@d@f@f@e@a@s
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @c@y@c@l@o@n@e@i@i@i_@p@r@i@m_@d@f@f@e@a@s_@h@i@g@h
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── _info
│   │   │   ├── cycloneiii_and1
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_and16
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_apfcontroller
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_b17mux21
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_b5mux21
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_bmux21
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_clkctrl
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_crcblock
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_ddio_oe
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_ddio_out
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_dffe
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_ena_reg
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_ff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_io_ibuf
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_io_obuf
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_io_pad
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_jtag
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_latch
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_lcell_comb
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_m_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_mac_data_reg
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_mac_mult
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_mac_mult_internal
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_mac_out
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_mac_sign_reg
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_mux21
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_mux41
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_n_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_nmux21
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_oscillator
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_pll
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_pll_reg
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_pseudo_diff_out
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_ram_block
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_ram_pulse_generator
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_ram_register
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_routing_wire
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_rublock
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_scale_cntr
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_termination
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── cycloneiii_termination_ctrl
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   └── cycloneiii_termination_rupdn
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── lpm_ver
│   │   │   ├── @l@p@m_@d@e@v@i@c@e_@f@a@m@i@l@i@e@s
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @l@p@m_@h@i@n@t_@e@v@a@l@u@a@t@i@o@n
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── @l@p@m_@m@e@m@o@r@y_@i@n@i@t@i@a@l@i@z@a@t@i@o@n
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── _info
│   │   │   ├── lpm_abs
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_add_sub
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_and
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_bipad
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_bustri
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_clshift
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_compare
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_constant
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_counter
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_decode
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_divide
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_ff
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_fifo
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_fifo_dc
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_fifo_dc_async
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_fifo_dc_dffpipe
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_fifo_dc_fefifo
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_inpad
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_inv
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_latch
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_mult
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_mux
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_or
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_outpad
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_ram_dp
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_ram_dq
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_ram_io
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_rom
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   ├── lpm_shiftreg
│   │   │   │   ├── _primary.dat
│   │   │   │   └── _primary.vhd
│   │   │   └── lpm_xor
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   └── sgate_ver
│   │   ├── _info
│   │   ├── io_buf_opdrn
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── io_buf_tri
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── mux21
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_add
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_addsub
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_bus_mux
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_decoder
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_div
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_latch
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_left_shift
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_less_than
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_mod
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_mult
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_mux
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_right_shift
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_rotate_left
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_rotate_right
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   ├── oper_selector
│   │   │   ├── _primary.dat
│   │   │   └── _primary.vhd
│   │   └── tri_bus
│   │   ├── _primary.dat
│   │   └── _primary.vhd
│   └── vsim.wlf
├── sin2.asm.rpt
├── sin2.done
├── sin2.eda.rpt
├── sin2.fit.rpt
├── sin2.fit.smsg
├── sin2.fit.summary
├── sin2.flow.rpt
├── sin2.map.rpt
├── sin2.map.summary
├── sin2.pin
├── sin2.qpf
├── sin2.qsf
├── sin2.sof
├── sin2.sta.rpt
├── sin2.sta.summary
├── sin2.v
├── sin2.v.bak
├── sin2_nativelink_simulation.rpt
├── test_tb1.v
└── test_tb1.v.bak

270 directories, 677 files