二阶锁相环Matlab程序及其FPGA程序

【实例简介】
1、资料包含二阶环路设计简要说明，Matlab程序，Matlab程序模拟FPGA工作方式，对各变量进行了量化处理 2、资料包含使用Vivado2015.4.2版本的工程文件，可直接运行查看仿真结果 3、参考资料为杜勇老师的《锁相环技术原理及其FPGA实现》
【实例截图】
【核心代码】
TwoOderPll
└── TwoOderPll
├── MatlabFiles
│   ├── FIRLpfInt.coe
│   ├── FirLPFCoe.m
│   ├── Sin400hz.m
│   ├── TwoOderPll.m
│   └── din.txt
├── TwoOderPll
│   ├── TwoOderPll.cache
│   │   └── wt
│   │   ├── java_command_handlers.wdf
│   │   ├── project.wpc
│   │   ├── synthesis.wdf
│   │   ├── synthesis_details.wdf
│   │   ├── webtalk_pa.xml
│   │   └── xsim.wdf
│   ├── TwoOderPll.hw
│   │   ├── TwoOderPll.lpr
│   │   └── webtalk
│   │   ├── labtool_webtalk.log
│   │   ├── labtool_webtalk.tcl
│   │   ├── usage_statistics_ext_labtool.html
│   │   ├── usage_statistics_ext_labtool.wdm
│   │   └── usage_statistics_ext_labtool.xml
│   ├── TwoOderPll.ip_user_files
│   │   ├── README.txt
│   │   ├── ip
│   │   │   ├── DDS
│   │   │   │   ├── DDS.veo
│   │   │   │   ├── DDS.vho
│   │   │   │   ├── DDS_stub.v
│   │   │   │   └── DDS_stub.vhdl
│   │   │   ├── FIRLpf
│   │   │   │   ├── FIRLpf.veo
│   │   │   │   ├── FIRLpf.vho
│   │   │   │   ├── FIRLpf_stub.v
│   │   │   │   └── FIRLpf_stub.vhdl
│   │   │   └── Mult8x8
│   │   │   ├── Mult8x8.veo
│   │   │   ├── Mult8x8.vho
│   │   │   ├── Mult8x8_stub.v
│   │   │   └── Mult8x8_stub.vhdl
│   │   ├── ipstatic
│   │   │   ├── axi_utils_v2_0_1
│   │   │   │   └── hdl
│   │   │   │   └── axi_utils_v2_0_vh_rfs.vhd
│   │   │   ├── dds_compiler_v6_0_11
│   │   │   │   └── hdl
│   │   │   │   ├── dds_compiler_v6_0.vhd
│   │   │   │   └── dds_compiler_v6_0_vh_rfs.vhd
│   │   │   ├── fir_compiler_v7_2_5
│   │   │   │   └── hdl
│   │   │   │   ├── fir_compiler_v7_2.vhd
│   │   │   │   └── fir_compiler_v7_2_vh_rfs.vhd
│   │   │   ├── mult_gen_v12_0_10
│   │   │   │   └── hdl
│   │   │   │   ├── mult_gen_v12_0.vhd
│   │   │   │   └── mult_gen_v12_0_vh_rfs.vhd
│   │   │   ├── xbip_bram18k_v3_0_1
│   │   │   │   └── hdl
│   │   │   │   ├── xbip_bram18k_v3_0.vhd
│   │   │   │   └── xbip_bram18k_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_dsp48_addsub_v3_0_1
│   │   │   │   └── hdl
│   │   │   │   ├── xbip_dsp48_addsub_v3_0.vhd
│   │   │   │   └── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_dsp48_multadd_v3_0_1
│   │   │   │   └── hdl
│   │   │   │   ├── xbip_dsp48_multadd_v3_0.vhd
│   │   │   │   └── xbip_dsp48_multadd_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_dsp48_wrapper_v3_0_4
│   │   │   │   └── hdl
│   │   │   │   └── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_pipe_v3_0_1
│   │   │   │   └── hdl
│   │   │   │   ├── xbip_pipe_v3_0.vhd
│   │   │   │   └── xbip_pipe_v3_0_vh_rfs.vhd
│   │   │   └── xbip_utils_v3_0_5
│   │   │   └── hdl
│   │   │   └── xbip_utils_v3_0_vh_rfs.vhd
│   │   ├── mem_init_files
│   │   │   ├── FIRLpf.h
│   │   │   ├── FIRLpf.mif
│   │   │   └── FIRLpfInt.coe
│   │   └── sim_scripts
│   │   ├── DDS
│   │   │   ├── README.txt
│   │   │   ├── ies
│   │   │   │   ├── DDS.sh
│   │   │   │   ├── README.txt
│   │   │   │   ├── file_info.txt
│   │   │   │   ├── filelist.f
│   │   │   │   ├── filelist_irun.f
│   │   │   │   └── simulate.do
│   │   │   ├── modelsim
│   │   │   │   ├── DDS.sh
│   │   │   │   ├── DDS.udo
│   │   │   │   ├── README.txt
│   │   │   │   ├── compile.do
│   │   │   │   ├── file_info.txt
│   │   │   │   ├── filelist.f
│   │   │   │   ├── simulate.do
│   │   │   │   └── wave.do
│   │   │   ├── questa
│   │   │   │   ├── DDS.sh
│   │   │   │   ├── DDS.udo
│   │   │   │   ├── README.txt
│   │   │   │   ├── compile.do
│   │   │   │   ├── elaborate.do
│   │   │   │   ├── file_info.txt
│   │   │   │   ├── filelist.f
│   │   │   │   ├── simulate.do
│   │   │   │   └── wave.do
│   │   │   ├── vcs
│   │   │   │   ├── DDS.sh
│   │   │   │   ├── README.txt
│   │   │   │   ├── file_info.txt
│   │   │   │   ├── filelist.f
│   │   │   │   └── simulate.do
│   │   │   └── xsim
│   │   │   ├── DDS.sh
│   │   │   ├── README.txt
│   │   │   ├── cmd.tcl
│   │   │   ├── file_info.txt
│   │   │   ├── filelist.f
│   │   │   └── vhdl.prj
│   │   ├── FIRLpf
│   │   │   ├── README.txt
│   │   │   ├── ies
│   │   │   │   ├── FIRLpf.h
│   │   │   │   ├── FIRLpf.mif
│   │   │   │   ├── FIRLpf.sh
│   │   │   │   ├── FIRLpfInt.coe
│   │   │   │   ├── README.txt
│   │   │   │   ├── file_info.txt
│   │   │   │   ├── filelist.f
│   │   │   │   ├── filelist_irun.f
│   │   │   │   └── simulate.do
│   │   │   ├── modelsim
│   │   │   │   ├── FIRLpf.h
│   │   │   │   ├── FIRLpf.mif
│   │   │   │   ├── FIRLpf.sh
│   │   │   │   ├── FIRLpf.udo
│   │   │   │   ├── FIRLpfInt.coe
│   │   │   │   ├── README.txt
│   │   │   │   ├── compile.do
│   │   │   │   ├── file_info.txt
│   │   │   │   ├── filelist.f
│   │   │   │   ├── simulate.do
│   │   │   │   └── wave.do
│   │   │   ├── questa
│   │   │   │   ├── FIRLpf.h
│   │   │   │   ├── FIRLpf.mif
│   │   │   │   ├── FIRLpf.sh
│   │   │   │   ├── FIRLpf.udo
│   │   │   │   ├── FIRLpfInt.coe
│   │   │   │   ├── README.txt
│   │   │   │   ├── compile.do
│   │   │   │   ├── elaborate.do
│   │   │   │   ├── file_info.txt
│   │   │   │   ├── filelist.f
│   │   │   │   ├── simulate.do
│   │   │   │   └── wave.do
│   │   │   ├── vcs
│   │   │   │   ├── FIRLpf.h
│   │   │   │   ├── FIRLpf.mif
│   │   │   │   ├── FIRLpf.sh
│   │   │   │   ├── FIRLpfInt.coe
│   │   │   │   ├── README.txt
│   │   │   │   ├── file_info.txt
│   │   │   │   ├── filelist.f
│   │   │   │   └── simulate.do
│   │   │   └── xsim
│   │   │   ├── FIRLpf.h
│   │   │   ├── FIRLpf.mif
│   │   │   ├── FIRLpf.sh
│   │   │   ├── FIRLpfInt.coe
│   │   │   ├── README.txt
│   │   │   ├── cmd.tcl
│   │   │   ├── file_info.txt
│   │   │   ├── filelist.f
│   │   │   └── vhdl.prj
│   │   └── Mult8x8
│   │   ├── README.txt
│   │   ├── ies
│   │   │   ├── Mult8x8.sh
│   │   │   ├── README.txt
│   │   │   ├── file_info.txt
│   │   │   ├── filelist.f
│   │   │   ├── filelist_irun.f
│   │   │   └── simulate.do
│   │   ├── modelsim
│   │   │   ├── Mult8x8.sh
│   │   │   ├── Mult8x8.udo
│   │   │   ├── README.txt
│   │   │   ├── compile.do
│   │   │   ├── file_info.txt
│   │   │   ├── filelist.f
│   │   │   ├── simulate.do
│   │   │   └── wave.do
│   │   ├── questa
│   │   │   ├── Mult8x8.sh
│   │   │   ├── Mult8x8.udo
│   │   │   ├── README.txt
│   │   │   ├── compile.do
│   │   │   ├── elaborate.do
│   │   │   ├── file_info.txt
│   │   │   ├── filelist.f
│   │   │   ├── simulate.do
│   │   │   └── wave.do
│   │   ├── vcs
│   │   │   ├── Mult8x8.sh
│   │   │   ├── README.txt
│   │   │   ├── file_info.txt
│   │   │   ├── filelist.f
│   │   │   └── simulate.do
│   │   └── xsim
│   │   ├── Mult8x8.sh
│   │   ├── README.txt
│   │   ├── cmd.tcl
│   │   ├── file_info.txt
│   │   ├── filelist.f
│   │   └── vhdl.prj
│   ├── TwoOderPll.runs
│   │   ├── DDS_synth_1
│   │   │   ├── DDS.dcp
│   │   │   ├── DDS.tcl
│   │   │   ├── DDS.vds
│   │   │   ├── DDS_utilization_synth.pb
│   │   │   ├── DDS_utilization_synth.rpt
│   │   │   ├── ISEWrap.js
│   │   │   ├── ISEWrap.sh
│   │   │   ├── dont_touch.xdc
│   │   │   ├── gen_run.xml
│   │   │   ├── htr.txt
│   │   │   ├── project.wdf
│   │   │   ├── rundef.js
│   │   │   ├── runme.bat
│   │   │   ├── runme.log
│   │   │   ├── runme.sh
│   │   │   ├── vivado.jou
│   │   │   └── vivado.pb
│   │   ├── FIRLpf_synth_1
│   │   │   ├── FIRLpf.dcp
│   │   │   ├── FIRLpf.tcl
│   │   │   ├── FIRLpf.vds
│   │   │   ├── FIRLpf_utilization_synth.pb
│   │   │   ├── FIRLpf_utilization_synth.rpt
│   │   │   ├── ISEWrap.js
│   │   │   ├── ISEWrap.sh
│   │   │   ├── dont_touch.xdc
│   │   │   ├── gen_run.xml
│   │   │   ├── htr.txt
│   │   │   ├── project.wdf
│   │   │   ├── rundef.js
│   │   │   ├── runme.bat
│   │   │   ├── runme.log
│   │   │   ├── runme.sh
│   │   │   ├── vivado.jou
│   │   │   └── vivado.pb
│   │   └── Mult8x8_synth_1
│   │   ├── ISEWrap.js
│   │   ├── ISEWrap.sh
│   │   ├── Mult8x8.dcp
│   │   ├── Mult8x8.tcl
│   │   ├── Mult8x8.vds
│   │   ├── Mult8x8_utilization_synth.pb
│   │   ├── Mult8x8_utilization_synth.rpt
│   │   ├── dont_touch.xdc
│   │   ├── gen_run.xml
│   │   ├── htr.txt
│   │   ├── project.wdf
│   │   ├── rundef.js
│   │   ├── runme.bat
│   │   ├── runme.log
│   │   ├── runme.sh
│   │   ├── vivado.jou
│   │   └── vivado.pb
│   ├── TwoOderPll.sim
│   │   ├── TwoOderPll_tb_behav.wcfg
│   │   └── sim_1
│   │   └── behav
│   │   ├── FIRLpf.mif
│   │   ├── FIRLpfInt.coe
│   │   ├── TwoOderPll_tb.tcl
│   │   ├── TwoOderPll_tb_behav.wdb
│   │   ├── TwoOderPll_tb_vhdl.prj
│   │   ├── TwoOderPll_tb_vlog.prj
│   │   ├── compile.bat
│   │   ├── compile.log
│   │   ├── elaborate.bat
│   │   ├── elaborate.log
│   │   ├── glbl.v
│   │   ├── simulate.bat
│   │   ├── simulate.log
│   │   ├── webtalk.jou
│   │   ├── webtalk.log
│   │   ├── xelab.pb
│   │   ├── xsim.dir
│   │   │   ├── TwoOderPll_tb_behav
│   │   │   │   ├── Compile_Options.txt
│   │   │   │   ├── TempBreakPointFile.txt
│   │   │   │   ├── TwoOderPll_tb_behav_6524_1499242774.btree
│   │   │   │   ├── webtalk
│   │   │   │   │   ├── usage_statistics_ext_xsim.html
│   │   │   │   │   └── usage_statistics_ext_xsim.xml
│   │   │   │   ├── xsim.dbg
│   │   │   │   ├── xsim.mem
│   │   │   │   ├── xsim.reloc
│   │   │   │   ├── xsim.rtti
│   │   │   │   ├── xsim.svtype
│   │   │   │   ├── xsim.type
│   │   │   │   ├── xsim.xdbg
│   │   │   │   ├── xsimcrash.log
│   │   │   │   ├── xsimk.exe
│   │   │   │   └── xsimkernel.log
│   │   │   ├── axi_utils_v2_0_1
│   │   │   │   ├── axi_slave_2to1.vdb
│   │   │   │   ├── axi_slave_3to1.vdb
│   │   │   │   ├── axi_slave_4to1.vdb
│   │   │   │   ├── axi_utils_comps.vdb
│   │   │   │   ├── axi_utils_v2_0_1_pkg.vdb
│   │   │   │   ├── glb_ifx_master.vdb
│   │   │   │   ├── glb_ifx_slave.vdb
│   │   │   │   ├── glb_srl_fifo.vdb
│   │   │   │   └── global_util_pkg.vdb
│   │   │   ├── dds_compiler_v6_0_11
│   │   │   │   ├── accum.vdb
│   │   │   │   ├── dds_compiler_v6_0_11.vdb
│   │   │   │   ├── dds_compiler_v6_0_11_comp.vdb
│   │   │   │   ├── dds_compiler_v6_0_11_core.vdb
│   │   │   │   ├── dds_compiler_v6_0_11_eff.vdb
│   │   │   │   ├── dds_compiler_v6_0_11_eff_lut.vdb
│   │   │   │   ├── dds_compiler_v6_0_11_hdl_comps.vdb
│   │   │   │   ├── dds_compiler_v6_0_11_rdy.vdb
│   │   │   │   ├── dds_compiler_v6_0_11_viv.vdb
│   │   │   │   ├── dds_compiler_v6_0_11_viv_comp.vdb
│   │   │   │   ├── dither_wrap.vdb
│   │   │   │   ├── dsp48_wrap.vdb
│   │   │   │   ├── lut5_ram.vdb
│   │   │   │   ├── lut_ram.vdb
│   │   │   │   ├── pipe_add.vdb
│   │   │   │   ├── pkg_alphas.vdb
│   │   │   │   ├── pkg_betas.vdb
│   │   │   │   ├── pkg_dds_compiler_v6_0_11.vdb
│   │   │   │   ├── raster_accum.vdb
│   │   │   │   ├── sin_cos.vdb
│   │   │   │   └── sin_cos_quad_rast.vdb
│   │   │   ├── fir_compiler_v7_2_5
│   │   │   │   ├── add_accum.vdb
│   │   │   │   ├── add_sub.vdb
│   │   │   │   ├── addsub_mult_accum.vdb
│   │   │   │   ├── addsub_mult_add.vdb
│   │   │   │   ├── buff.vdb
│   │   │   │   ├── calc.vdb
│   │   │   │   ├── cnfg_and_reload.vdb
│   │   │   │   ├── cntrl_delay.vdb
│   │   │   │   ├── components.vdb
│   │   │   │   ├── decimation.vdb
│   │   │   │   ├── delay.vdb
│   │   │   │   ├── dpr_mem.vdb
│   │   │   │   ├── dpt_mem.vdb
│   │   │   │   ├── ext_mult.vdb
│   │   │   │   ├── filt_mem.vdb
│   │   │   │   ├── fir_compiler_v7_2_5.vdb
│   │   │   │   ├── fir_compiler_v7_2_5_comp.vdb
│   │   │   │   ├── fir_compiler_v7_2_5_viv.vdb
│   │   │   │   ├── fir_compiler_v7_2_5_viv_comp.vdb
│   │   │   │   ├── globals_pkg.vdb
│   │   │   │   ├── halfband_decimation.vdb
│   │   │   │   ├── halfband_interpolation.vdb
│   │   │   │   ├── muxf_bus.vdb
│   │   │   │   ├── polyphase_decimation.vdb
│   │   │   │   ├── polyphase_interpolation.vdb
│   │   │   │   ├── rounder.vdb
│   │   │   │   ├── single_rate.vdb
│   │   │   │   ├── single_rate_hb_hilb_ipol.vdb
│   │   │   │   ├── sp_mem.vdb
│   │   │   │   ├── transpose_decimation.vdb
│   │   │   │   ├── transpose_interpolation.vdb
│   │   │   │   ├── transpose_single_rate.vdb
│   │   │   │   └── wrap_buff.vdb
│   │   │   ├── mult_gen_v12_0_10
│   │   │   │   ├── cc_compare.vdb
│   │   │   │   ├── ccm.vdb
│   │   │   │   ├── ccm_dist_mem.vdb
│   │   │   │   ├── ccm_dp_block_mem.vdb
│   │   │   │   ├── ccm_operation.vdb
│   │   │   │   ├── ccm_scaled_adder.vdb
│   │   │   │   ├── ccm_sp_block_mem.vdb
│   │   │   │   ├── ccm_syncmem.vdb
│   │   │   │   ├── delay_line.vdb
│   │   │   │   ├── dsp.vdb
│   │   │   │   ├── dsp_pkg.vdb
│   │   │   │   ├── hybrid.vdb
│   │   │   │   ├── luts.vdb
│   │   │   │   ├── mult18.vdb
│   │   │   │   ├── mult_gen_v12_0_10.vdb
│   │   │   │   ├── mult_gen_v12_0_10_comp.vdb
│   │   │   │   ├── mult_gen_v12_0_10_pkg.vdb
│   │   │   │   ├── mult_gen_v12_0_10_viv.vdb
│   │   │   │   ├── mult_gen_v12_0_10_viv_comp.vdb
│   │   │   │   ├── multmxn_lut6.vdb
│   │   │   │   ├── op_resize.vdb
│   │   │   │   └── three_input_adder.vdb
│   │   │   ├── xbip_bram18k_v3_0_1
│   │   │   │   ├── xbip_bram18k_hdl_pkg.vdb
│   │   │   │   ├── xbip_bram18k_rtl.vdb
│   │   │   │   ├── xbip_bram18k_synth.vdb
│   │   │   │   ├── xbip_bram18k_v3_0_1.vdb
│   │   │   │   ├── xbip_bram18k_v3_0_1_pkg.vdb
│   │   │   │   ├── xbip_bram18k_v3_0_1_viv.vdb
│   │   │   │   └── xbip_bram18k_v3_0_1_viv_comp.vdb
│   │   │   ├── xbip_dsp48_addsub_v3_0_1
│   │   │   │   ├── xbip_dsp48_addsub_rtl.vdb
│   │   │   │   ├── xbip_dsp48_addsub_synth.vdb
│   │   │   │   ├── xbip_dsp48_addsub_v3_0_1.vdb
│   │   │   │   ├── xbip_dsp48_addsub_v3_0_1_comp.vdb
│   │   │   │   ├── xbip_dsp48_addsub_v3_0_1_pkg.vdb
│   │   │   │   ├── xbip_dsp48_addsub_v3_0_1_viv.vdb
│   │   │   │   └── xbip_dsp48_addsub_v3_0_1_viv_comp.vdb
│   │   │   ├── xbip_dsp48_multadd_v3_0_1
│   │   │   │   ├── xbip_dsp48_multadd_rtl.vdb
│   │   │   │   ├── xbip_dsp48_multadd_synth.vdb
│   │   │   │   ├── xbip_dsp48_multadd_v3_0_1.vdb
│   │   │   │   ├── xbip_dsp48_multadd_v3_0_1_comp.vdb
│   │   │   │   ├── xbip_dsp48_multadd_v3_0_1_pkg.vdb
│   │   │   │   ├── xbip_dsp48_multadd_v3_0_1_viv.vdb
│   │   │   │   └── xbip_dsp48_multadd_v3_0_1_viv_comp.vdb
│   │   │   ├── xbip_dsp48_wrapper_v3_0_4
│   │   │   │   ├── xbip_dsp48_wrapper_v3_0_4.vdb
│   │   │   │   ├── xbip_dsp48_wrapper_v3_0_4_pkg.vdb
│   │   │   │   ├── xbip_dsp48a1_wrapper_v3_0.vdb
│   │   │   │   ├── xbip_dsp48a_wrapper_v3_0.vdb
│   │   │   │   ├── xbip_dsp48e1_wrapper_v3_0.vdb
│   │   │   │   ├── xbip_dsp48e2_wrapper_v3_0.vdb
│   │   │   │   └── xbip_dsp48e_wrapper_v3_0.vdb
│   │   │   ├── xbip_pipe_v3_0_1
│   │   │   │   ├── xbip_pipe_v3_0_1.vdb
│   │   │   │   ├── xbip_pipe_v3_0_1_comp.vdb
│   │   │   │   ├── xbip_pipe_v3_0_1_viv.vdb
│   │   │   │   └── xbip_pipe_v3_0_1_viv_comp.vdb
│   │   │   ├── xbip_utils_v3_0_5
│   │   │   │   ├── xbip_utils_v3_0_5_pkg.vdb
│   │   │   │   └── xcc_utils_v3_0.vdb
│   │   │   ├── xil_defaultlib
│   │   │   │   ├── @loop@filter.sdb
│   │   │   │   ├── @two@oder@pll.sdb
│   │   │   │   ├── @two@oder@pll_tb.sdb
│   │   │   │   ├── dds.vdb
│   │   │   │   ├── firlpf.vdb
│   │   │   │   ├── glbl.sdb
│   │   │   │   └── mult8x8.vdb
│   │   │   └── xsim.svtype
│   │   ├── xvhdl.log
│   │   ├── xvhdl.pb
│   │   ├── xvlog.log
│   │   └── xvlog.pb
│   ├── TwoOderPll.srcs
│   │   ├── sim_1
│   │   │   └── new
│   │   │   └── TwoOderPll_tb.v
│   │   └── sources_1
│   │   ├── ip
│   │   │   ├── DDS
│   │   │   │   ├── DDS.dcp
│   │   │   │   ├── DDS.veo
│   │   │   │   ├── DDS.vho
│   │   │   │   ├── DDS.xci
│   │   │   │   ├── DDS.xml
│   │   │   │   ├── DDS_ooc.xdc
│   │   │   │   ├── DDS_sim_netlist.v
│   │   │   │   ├── DDS_sim_netlist.vhdl
│   │   │   │   ├── DDS_stub.v
│   │   │   │   ├── DDS_stub.vhdl
│   │   │   │   ├── axi_utils_v2_0_1
│   │   │   │   │   └── hdl
│   │   │   │   │   └── axi_utils_v2_0_vh_rfs.vhd
│   │   │   │   ├── cmodel
│   │   │   │   │   ├── dds_compiler_v6_0_bitacc_cmodel_lin64.zip
│   │   │   │   │   └── dds_compiler_v6_0_bitacc_cmodel_nt64.zip
│   │   │   │   ├── dds_compiler_v6_0_11
│   │   │   │   │   └── hdl
│   │   │   │   │   ├── dds_compiler_v6_0.vhd
│   │   │   │   │   └── dds_compiler_v6_0_vh_rfs.vhd
│   │   │   │   ├── demo_tb
│   │   │   │   │   └── tb_DDS.vhd
│   │   │   │   ├── doc
│   │   │   │   │   └── dds_compiler_v6_0_changelog.txt
│   │   │   │   ├── mult_gen_v12_0_10
│   │   │   │   │   └── hdl
│   │   │   │   │   ├── mult_gen_v12_0.vhd
│   │   │   │   │   └── mult_gen_v12_0_vh_rfs.vhd
│   │   │   │   ├── sim
│   │   │   │   │   └── DDS.vhd
│   │   │   │   ├── synth
│   │   │   │   │   └── DDS.vhd
│   │   │   │   ├── xbip_bram18k_v3_0_1
│   │   │   │   │   └── hdl
│   │   │   │   │   ├── xbip_bram18k_v3_0.vhd
│   │   │   │   │   └── xbip_bram18k_v3_0_vh_rfs.vhd
│   │   │   │   ├── xbip_dsp48_addsub_v3_0_1
│   │   │   │   │   └── hdl
│   │   │   │   │   ├── xbip_dsp48_addsub_v3_0.vhd
│   │   │   │   │   └── xbip_dsp48_addsub_v3_0_vh_rfs.vhd
│   │   │   │   ├── xbip_dsp48_multadd_v3_0_1
│   │   │   │   │   └── hdl
│   │   │   │   │   ├── xbip_dsp48_multadd_v3_0.vhd
│   │   │   │   │   └── xbip_dsp48_multadd_v3_0_vh_rfs.vhd
│   │   │   │   ├── xbip_dsp48_wrapper_v3_0_4
│   │   │   │   │   └── hdl
│   │   │   │   │   └── xbip_dsp48_wrapper_v3_0_vh_rfs.vhd
│   │   │   │   ├── xbip_pipe_v3_0_1
│   │   │   │   │   └── hdl
│   │   │   │   │   ├── xbip_pipe_v3_0.vhd
│   │   │   │   │   └── xbip_pipe_v3_0_vh_rfs.vhd
│   │   │   │   └── xbip_utils_v3_0_5
│   │   │   │   └── hdl
│   │   │   │   └── xbip_utils_v3_0_vh_rfs.vhd
│   │   │   ├── FIRLpf
│   │   │   │   ├── FIRLpf.dcp
│   │   │   │   ├── FIRLpf.mif
│   │   │   │   ├── FIRLpf.veo
│   │   │   │   ├── FIRLpf.vho
│   │   │   │   ├── FIRLpf.xci
│   │   │   │   ├── FIRLpf.xml
│   │   │   │   ├── FIRLpf_ooc.xdc
│   │   │   │   ├── FIRLpf_sim_netlist.v
│   │   │   │   ├── FIRLpf_sim_netlist.vhdl
│   │   │   │   ├── FIRLpf_stub.v
│   │   │   │   ├── FIRLpf_stub.vhdl
│   │   │   │   ├── axi_utils_v2_0_1
│   │   │   │   │   └── hdl
│   │   │   │   │   └── axi_utils_v2_0_vh_rfs.vhd
│   │   │   │   ├── cmodel
│   │   │   │   │   ├── FIRLpf.h
│   │   │   │   │   ├── fir_compiler_v7_2_bitacc_cmodel_lin64.zip
│   │   │   │   │   ├── fir_compiler_v7_2_bitacc_cmodel_nt64.zip
│   │   │   │   │   └── tb_FIRLpf.c
│   │   │   │   ├── demo_tb
│   │   │   │   │   └── tb_FIRLpf.vhd
│   │   │   │   ├── doc
│   │   │   │   │   └── fir_compiler_v7_2_changelog.txt
│   │   │   │   ├── fir_compiler_v7_2_5
│   │   │   │   │   ├── constraints
│   │   │   │   │   │   └── fir_compiler_v7_2.xdc
│   │   │   │   │   └── hdl
│   │   │   │   │   ├── fir_compiler_v7_2.vhd
│   │   │   │   │   └── fir_compiler_v7_2_vh_rfs.vhd
│   │   │   │   ├── sim
│   │   │   │   │   └── FIRLpf.vhd
│   │   │   │   ├── synth
│   │   │   │   │   └── FIRLpf.vhd
│   │   │   │   └── xbip_utils_v3_0_5
│   │   │   │   └── hdl
│   │   │   │   └── xbip_utils_v3_0_vh_rfs.vhd
│   │   │   └── Mult8x8
│   │   │   ├── Mult8x8.dcp
│   │   │   ├── Mult8x8.veo
│   │   │   ├── Mult8x8.vho
│   │   │   ├── Mult8x8.xci
│   │   │   ├── Mult8x8.xml
│   │   │   ├── Mult8x8_ooc.xdc
│   │   │   ├── Mult8x8_sim_netlist.v
│   │   │   ├── Mult8x8_sim_netlist.vhdl
│   │   │   ├── Mult8x8_stub.v
│   │   │   ├── Mult8x8_stub.vhdl
│   │   │   ├── doc
│   │   │   │   └── mult_gen_v12_0_changelog.txt
│   │   │   ├── mult_gen_v12_0_10
│   │   │   │   └── hdl
│   │   │   │   ├── mult_gen_v12_0.vhd
│   │   │   │   └── mult_gen_v12_0_vh_rfs.vhd
│   │   │   ├── sim
│   │   │   │   └── Mult8x8.vhd
│   │   │   ├── synth
│   │   │   │   └── Mult8x8.vhd
│   │   │   ├── xbip_bram18k_v3_0_1
│   │   │   │   └── hdl
│   │   │   │   ├── xbip_bram18k_v3_0.vhd
│   │   │   │   └── xbip_bram18k_v3_0_vh_rfs.vhd
│   │   │   ├── xbip_pipe_v3_0_1
│   │   │   │   └── hdl
│   │   │   │   ├── xbip_pipe_v3_0.vhd
│   │   │   │   └── xbip_pipe_v3_0_vh_rfs.vhd
│   │   │   └── xbip_utils_v3_0_5
│   │   │   └── hdl
│   │   │   └── xbip_utils_v3_0_vh_rfs.vhd
│   │   └── new
│   │   ├── LoopFilter.v
│   │   └── TwoOderPll.v
│   └── TwoOderPll.xpr
├── ~$二阶环路设计.docx
├── 说明.txt
└── 二阶环路设计.docx

129 directories, 466 files