步步惊“芯”_软核处理器内部设计分析（附带光盘内容）

【实例简介】
最全面的OpenRosc or1200解读资料，不仅包含书籍还附带关盘内容
【实例截图】
【核心代码】
软核处理器
├── 软核处理器
│   ├── Project
│   │   ├── Bin2Mem
│   │   │   ├── Bin2Mem.c
│   │   │   └── Bin2Mem.exe
│   │   ├── Chapter10
│   │   │   ├── Code
│   │   │   │   ├── Bin2Mem.exe
│   │   │   │   ├── Example.S
│   │   │   │   ├── Example.S.bak
│   │   │   │   ├── Example.o
│   │   │   │   ├── Example.or32
│   │   │   │   ├── Makefile
│   │   │   │   ├── Makefile.bak
│   │   │   │   ├── mem.bin
│   │   │   │   ├── mem.data
│   │   │   │   └── ram.ld
│   │   │   ├── mem.data
│   │   │   ├── min_or1200
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   │   ├── vlog08zwtz
│   │   │   │   │   ├── vlog0s8i4j
│   │   │   │   │   ├── vlog24iqhq
│   │   │   │   │   ├── vlog343fms
│   │   │   │   │   ├── vlog3d6qa9
│   │   │   │   │   ├── vlog3tg317
│   │   │   │   │   ├── vlog4hm1hz
│   │   │   │   │   ├── vlog6qdhbk
│   │   │   │   │   ├── vlog6rdkgh
│   │   │   │   │   ├── vlog83h9s6
│   │   │   │   │   ├── vlog8k14q6
│   │   │   │   │   ├── vlog99gh01
│   │   │   │   │   ├── vlogcjqmt1
│   │   │   │   │   ├── vlogegcmba
│   │   │   │   │   ├── vlogehbeqg
│   │   │   │   │   ├── vlogf5fxwv
│   │   │   │   │   ├── vlogk4twdy
│   │   │   │   │   ├── vlogk8y7te
│   │   │   │   │   ├── vlogn03ygd
│   │   │   │   │   ├── vlogqkeq7w
│   │   │   │   │   ├── vlogrmterf
│   │   │   │   │   ├── vlogtesrsq
│   │   │   │   │   ├── vlogv3tdww
│   │   │   │   │   ├── vlogx0t65x
│   │   │   │   │   ├── vlogxh5r8z
│   │   │   │   │   ├── vlogy2fdm9
│   │   │   │   │   └── vlogz6gndd
│   │   │   │   ├── _vmake
│   │   │   │   ├── or1200_alu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cfgr
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ctrl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_du
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_freeze
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_genpc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_lsu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sopc_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sprs
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tt
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── or1200_wbmux
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── min_or1200.cr.mti
│   │   │   ├── min_or1200.mpf
│   │   │   ├── min_or1200.mpf.bak
│   │   │   ├── or1200_alu.v
│   │   │   ├── or1200_alu.v.bak
│   │   │   ├── or1200_amultp2_32x32.v
│   │   │   ├── or1200_cfgr.v
│   │   │   ├── or1200_cpu.v
│   │   │   ├── or1200_ctrl.v
│   │   │   ├── or1200_ctrl.v.bak
│   │   │   ├── or1200_dc_fsm.v
│   │   │   ├── or1200_dc_ram.v
│   │   │   ├── or1200_dc_tag.v
│   │   │   ├── or1200_dc_top.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── or1200_defines.v.bak
│   │   │   ├── or1200_dmmu_tlb.v
│   │   │   ├── or1200_dmmu_top.v
│   │   │   ├── or1200_dpram.v
│   │   │   ├── or1200_dpram_256x32.v
│   │   │   ├── or1200_dpram_32x32.v
│   │   │   ├── or1200_du.v
│   │   │   ├── or1200_except.v
│   │   │   ├── or1200_except.v.bak
│   │   │   ├── or1200_fpu.v
│   │   │   ├── or1200_fpu_addsub.v
│   │   │   ├── or1200_fpu_arith.v
│   │   │   ├── or1200_fpu_div.v
│   │   │   ├── or1200_fpu_fcmp.v
│   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   ├── or1200_fpu_mul.v
│   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   ├── or1200_freeze.v
│   │   │   ├── or1200_genpc.v
│   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   ├── or1200_ic_fsm.v
│   │   │   ├── or1200_ic_ram.v
│   │   │   ├── or1200_ic_tag.v
│   │   │   ├── or1200_ic_top.v
│   │   │   ├── or1200_if.v
│   │   │   ├── or1200_immu_tlb.v
│   │   │   ├── or1200_immu_top.v
│   │   │   ├── or1200_iwb_biu.v
│   │   │   ├── or1200_lsu.v
│   │   │   ├── or1200_mem2reg.v
│   │   │   ├── or1200_mult_mac.v
│   │   │   ├── or1200_mult_mac.v.bak
│   │   │   ├── or1200_operandmuxes.v
│   │   │   ├── or1200_pic.v
│   │   │   ├── or1200_pm.v
│   │   │   ├── or1200_qmem_top.v
│   │   │   ├── or1200_qmem_top.v.bak
│   │   │   ├── or1200_reg2mem.v
│   │   │   ├── or1200_rf.v
│   │   │   ├── or1200_rfram_generic.v
│   │   │   ├── or1200_sb.v
│   │   │   ├── or1200_sb_fifo.v
│   │   │   ├── or1200_spram.v
│   │   │   ├── or1200_spram_1024x32.v
│   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   ├── or1200_spram_1024x8.v
│   │   │   ├── or1200_spram_128x32.v
│   │   │   ├── or1200_spram_2048x32.v
│   │   │   ├── or1200_spram_2048x32.v.bak
│   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   ├── or1200_spram_2048x8.v
│   │   │   ├── or1200_spram_256x21.v
│   │   │   ├── or1200_spram_32_bw.v
│   │   │   ├── or1200_spram_32x24.v
│   │   │   ├── or1200_spram_512x20.v
│   │   │   ├── or1200_spram_64x14.v
│   │   │   ├── or1200_spram_64x22.v
│   │   │   ├── or1200_spram_64x24.v
│   │   │   ├── or1200_sprs.v
│   │   │   ├── or1200_tb.v
│   │   │   ├── or1200_tb.v.bak
│   │   │   ├── or1200_top.v
│   │   │   ├── or1200_tpram_32x32.v
│   │   │   ├── or1200_tt.v
│   │   │   ├── or1200_wb_biu.v
│   │   │   ├── or1200_wbmux.v
│   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   ├── timescale.v
│   │   │   ├── transcript
│   │   │   ├── vsim.wlf
│   │   │   ├── wave.do
│   │   │   ├── wlft1gcgkt
│   │   │   ├── wlft2e7b0z
│   │   │   ├── wlft7xe2y7
│   │   │   ├── wlftdy3shs
│   │   │   ├── wlfterj5zb
│   │   │   ├── wlftgkxfbd
│   │   │   ├── wlfth1kghc
│   │   │   ├── wlftkrq09a
│   │   │   ├── wlftn1reed
│   │   │   ├── wlftncti29
│   │   │   ├── wlfttyd8r0
│   │   │   ├── wlftwa9579
│   │   │   └── wlftyi1sa8
│   │   ├── Chapter11
│   │   │   ├── Code
│   │   │   │   ├── Bin2Mem.exe
│   │   │   │   ├── Example.S
│   │   │   │   ├── Example.S.bak
│   │   │   │   ├── Example.S~
│   │   │   │   ├── Example.o
│   │   │   │   ├── Example.or32
│   │   │   │   ├── Makefile
│   │   │   │   ├── Makefile.bak
│   │   │   │   ├── mem.bin
│   │   │   │   ├── mem.data
│   │   │   │   └── ram.ld
│   │   │   ├── mem.data
│   │   │   ├── mem.initial
│   │   │   ├── mem.initial.bak
│   │   │   ├── mem.initial1
│   │   │   ├── mem.initial1.bak
│   │   │   ├── min_or1200_sopc
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   │   ├── vlog16tctt
│   │   │   │   │   ├── vlog380nsd
│   │   │   │   │   ├── vlog99qay6
│   │   │   │   │   ├── vlog9gxmih
│   │   │   │   │   ├── vlogh3zk9d
│   │   │   │   │   ├── vlogi34sqd
│   │   │   │   │   ├── vlogmb91hs
│   │   │   │   │   ├── vlogmimjbe
│   │   │   │   │   ├── vlogsbyifs
│   │   │   │   │   └── vlogv30qmw
│   │   │   │   ├── _vmake
│   │   │   │   ├── or1200_alu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cfgr
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ctrl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_du
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_freeze
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_genpc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_lsu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sopc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sprs
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sys
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tt
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wbmux
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── ram_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conbus_arb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conbus_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_arb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_master_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_msel
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_pri_dec
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_pri_enc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_slave_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── wb_conmax_top
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── min_or1200_sopc.cr.mti
│   │   │   ├── min_or1200_sopc.mpf
│   │   │   ├── min_or1200_sopc.mpf.bak
│   │   │   ├── or1200_alu.v
│   │   │   ├── or1200_amultp2_32x32.v
│   │   │   ├── or1200_cfgr.v
│   │   │   ├── or1200_cpu.v
│   │   │   ├── or1200_ctrl.v
│   │   │   ├── or1200_dc_fsm.v
│   │   │   ├── or1200_dc_ram.v
│   │   │   ├── or1200_dc_tag.v
│   │   │   ├── or1200_dc_top.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── or1200_defines.v.bak
│   │   │   ├── or1200_dmmu_tlb.v
│   │   │   ├── or1200_dmmu_top.v
│   │   │   ├── or1200_dpram.v
│   │   │   ├── or1200_dpram_256x32.v
│   │   │   ├── or1200_dpram_32x32.v
│   │   │   ├── or1200_du.v
│   │   │   ├── or1200_except.v
│   │   │   ├── or1200_fpu.v
│   │   │   ├── or1200_fpu_addsub.v
│   │   │   ├── or1200_fpu_arith.v
│   │   │   ├── or1200_fpu_div.v
│   │   │   ├── or1200_fpu_fcmp.v
│   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   ├── or1200_fpu_mul.v
│   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   ├── or1200_freeze.v
│   │   │   ├── or1200_genpc.v
│   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   ├── or1200_ic_fsm.v
│   │   │   ├── or1200_ic_ram.v
│   │   │   ├── or1200_ic_tag.v
│   │   │   ├── or1200_ic_top.v
│   │   │   ├── or1200_if.v
│   │   │   ├── or1200_immu_tlb.v
│   │   │   ├── or1200_immu_top.v
│   │   │   ├── or1200_iwb_biu.v
│   │   │   ├── or1200_lsu.v
│   │   │   ├── or1200_mem2reg.v
│   │   │   ├── or1200_mult_mac.v
│   │   │   ├── or1200_operandmuxes.v
│   │   │   ├── or1200_pic.v
│   │   │   ├── or1200_pm.v
│   │   │   ├── or1200_qmem_top.v
│   │   │   ├── or1200_reg2mem.v
│   │   │   ├── or1200_rf.v
│   │   │   ├── or1200_rfram_generic.v
│   │   │   ├── or1200_sb.v
│   │   │   ├── or1200_sb_fifo.v
│   │   │   ├── or1200_sopc.v
│   │   │   ├── or1200_sopc.v.bak
│   │   │   ├── or1200_spram.v
│   │   │   ├── or1200_spram.v.bak
│   │   │   ├── or1200_spram_1024x32.v
│   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   ├── or1200_spram_1024x8.v
│   │   │   ├── or1200_spram_128x32.v
│   │   │   ├── or1200_spram_2048x32.v
│   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   ├── or1200_spram_2048x8.v
│   │   │   ├── or1200_spram_256x21.v
│   │   │   ├── or1200_spram_32_bw.v
│   │   │   ├── or1200_spram_32x24.v
│   │   │   ├── or1200_spram_512x20.v
│   │   │   ├── or1200_spram_64x14.v
│   │   │   ├── or1200_spram_64x22.v
│   │   │   ├── or1200_spram_64x24.v
│   │   │   ├── or1200_sprs.v
│   │   │   ├── or1200_tb.v
│   │   │   ├── or1200_tb.v.bak
│   │   │   ├── or1200_top.v
│   │   │   ├── or1200_tpram_32x32.v
│   │   │   ├── or1200_tt.v
│   │   │   ├── or1200_wb_biu.v
│   │   │   ├── or1200_wb_biu.v.bak
│   │   │   ├── or1200_wbmux.v
│   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   ├── ram.v
│   │   │   ├── ram.v.bak
│   │   │   ├── ram_bb.v
│   │   │   ├── ram_top.v
│   │   │   ├── ram_top.v.bak
│   │   │   ├── timescale.v
│   │   │   ├── transcript
│   │   │   ├── vsim.wlf
│   │   │   ├── wave.do
│   │   │   ├── wb_conmax_arb.v
│   │   │   ├── wb_conmax_defines.v
│   │   │   ├── wb_conmax_master_if.v
│   │   │   ├── wb_conmax_msel.v
│   │   │   ├── wb_conmax_pri_dec.v
│   │   │   ├── wb_conmax_pri_enc.v
│   │   │   ├── wb_conmax_rf.v
│   │   │   ├── wb_conmax_slave_if.v
│   │   │   └── wb_conmax_top.v
│   │   ├── Chapter12
│   │   │   ├── Code
│   │   │   │   ├── Bin2Mem.exe
│   │   │   │   ├── Example.S
│   │   │   │   ├── Example.S.bak
│   │   │   │   ├── Example.S~
│   │   │   │   ├── Example.o
│   │   │   │   ├── Example.or32
│   │   │   │   ├── Makefile
│   │   │   │   ├── Makefile.bak
│   │   │   │   ├── mem.bin
│   │   │   │   ├── mem.data
│   │   │   │   └── ram.ld
│   │   │   ├── mem.data
│   │   │   ├── mem.initial.bak
│   │   │   ├── mem.initial1.bak
│   │   │   ├── min_or1200_sopc
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   │   ├── vlog16tctt
│   │   │   │   │   ├── vlog380nsd
│   │   │   │   │   ├── vlog99qay6
│   │   │   │   │   ├── vlog9gxmih
│   │   │   │   │   ├── vlogh3zk9d
│   │   │   │   │   ├── vlogi34sqd
│   │   │   │   │   ├── vlogmb91hs
│   │   │   │   │   ├── vlogmimjbe
│   │   │   │   │   ├── vlogsbyifs
│   │   │   │   │   └── vlogv30qmw
│   │   │   │   ├── _vmake
│   │   │   │   ├── or1200_alu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cfgr
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ctrl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_du
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_freeze
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_genpc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_lsu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sopc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sprs
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sys
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tt
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wbmux
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── ram_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conbus_arb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conbus_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_arb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_master_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_msel
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_pri_dec
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_pri_enc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_slave_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── wb_conmax_top
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── min_or1200_sopc.cr.mti
│   │   │   ├── min_or1200_sopc.mpf
│   │   │   ├── min_or1200_sopc.mpf.bak
│   │   │   ├── or1200_alu.v
│   │   │   ├── or1200_amultp2_32x32.v
│   │   │   ├── or1200_cfgr.v
│   │   │   ├── or1200_cpu.v
│   │   │   ├── or1200_ctrl.v
│   │   │   ├── or1200_dc_fsm.v
│   │   │   ├── or1200_dc_ram.v
│   │   │   ├── or1200_dc_tag.v
│   │   │   ├── or1200_dc_top.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── or1200_defines.v.bak
│   │   │   ├── or1200_dmmu_tlb.v
│   │   │   ├── or1200_dmmu_top.v
│   │   │   ├── or1200_dpram.v
│   │   │   ├── or1200_dpram_256x32.v
│   │   │   ├── or1200_dpram_32x32.v
│   │   │   ├── or1200_du.v
│   │   │   ├── or1200_except.v
│   │   │   ├── or1200_fpu.v
│   │   │   ├── or1200_fpu_addsub.v
│   │   │   ├── or1200_fpu_arith.v
│   │   │   ├── or1200_fpu_div.v
│   │   │   ├── or1200_fpu_fcmp.v
│   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   ├── or1200_fpu_mul.v
│   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   ├── or1200_freeze.v
│   │   │   ├── or1200_genpc.v
│   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   ├── or1200_ic_fsm.v
│   │   │   ├── or1200_ic_ram.v
│   │   │   ├── or1200_ic_tag.v
│   │   │   ├── or1200_ic_top.v
│   │   │   ├── or1200_if.v
│   │   │   ├── or1200_immu_tlb.v
│   │   │   ├── or1200_immu_top.v
│   │   │   ├── or1200_iwb_biu.v
│   │   │   ├── or1200_lsu.v
│   │   │   ├── or1200_mem2reg.v
│   │   │   ├── or1200_mult_mac.v
│   │   │   ├── or1200_operandmuxes.v
│   │   │   ├── or1200_pic.v
│   │   │   ├── or1200_pm.v
│   │   │   ├── or1200_qmem_top.v
│   │   │   ├── or1200_reg2mem.v
│   │   │   ├── or1200_rf.v
│   │   │   ├── or1200_rfram_generic.v
│   │   │   ├── or1200_sb.v
│   │   │   ├── or1200_sb_fifo.v
│   │   │   ├── or1200_sopc.v
│   │   │   ├── or1200_sopc.v.bak
│   │   │   ├── or1200_spram.v
│   │   │   ├── or1200_spram.v.bak
│   │   │   ├── or1200_spram_1024x32.v
│   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   ├── or1200_spram_1024x8.v
│   │   │   ├── or1200_spram_128x32.v
│   │   │   ├── or1200_spram_2048x32.v
│   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   ├── or1200_spram_2048x8.v
│   │   │   ├── or1200_spram_256x21.v
│   │   │   ├── or1200_spram_32_bw.v
│   │   │   ├── or1200_spram_32x24.v
│   │   │   ├── or1200_spram_512x20.v
│   │   │   ├── or1200_spram_64x14.v
│   │   │   ├── or1200_spram_64x22.v
│   │   │   ├── or1200_spram_64x24.v
│   │   │   ├── or1200_sprs.v
│   │   │   ├── or1200_tb.v
│   │   │   ├── or1200_tb.v.bak
│   │   │   ├── or1200_top.v
│   │   │   ├── or1200_tpram_32x32.v
│   │   │   ├── or1200_tt.v
│   │   │   ├── or1200_wb_biu.v
│   │   │   ├── or1200_wb_biu.v.bak
│   │   │   ├── or1200_wbmux.v
│   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   ├── ram.v
│   │   │   ├── ram.v.bak
│   │   │   ├── ram_bb.v
│   │   │   ├── ram_top.v
│   │   │   ├── ram_top.v.bak
│   │   │   ├── timescale.v
│   │   │   ├── transcript
│   │   │   ├── vsim.wlf
│   │   │   ├── wave.do
│   │   │   ├── wb_conmax_arb.v
│   │   │   ├── wb_conmax_defines.v
│   │   │   ├── wb_conmax_master_if.v
│   │   │   ├── wb_conmax_msel.v
│   │   │   ├── wb_conmax_pri_dec.v
│   │   │   ├── wb_conmax_pri_enc.v
│   │   │   ├── wb_conmax_rf.v
│   │   │   ├── wb_conmax_slave_if.v
│   │   │   └── wb_conmax_top.v
│   │   ├── Chapter13
│   │   │   ├── Code
│   │   │   │   ├── Bin2Mem.exe
│   │   │   │   ├── Example.S
│   │   │   │   ├── Example.S.bak
│   │   │   │   ├── Example.S~
│   │   │   │   ├── Example.o
│   │   │   │   ├── Example.or32
│   │   │   │   ├── Makefile
│   │   │   │   ├── Makefile.bak
│   │   │   │   ├── mem.bin
│   │   │   │   ├── mem.data
│   │   │   │   └── ram.ld
│   │   │   ├── WriteBack
│   │   │   │   ├── mem.data
│   │   │   │   ├── mem.initial.bak
│   │   │   │   ├── mem.initial1.bak
│   │   │   │   ├── min_or1200_sopc
│   │   │   │   │   ├── _info
│   │   │   │   │   ├── _temp
│   │   │   │   │   │   ├── vlog16tctt
│   │   │   │   │   │   ├── vlog380nsd
│   │   │   │   │   │   ├── vlog99qay6
│   │   │   │   │   │   ├── vlog9gxmih
│   │   │   │   │   │   ├── vlogh3zk9d
│   │   │   │   │   │   ├── vlogi34sqd
│   │   │   │   │   │   ├── vlogmb91hs
│   │   │   │   │   │   ├── vlogmimjbe
│   │   │   │   │   │   ├── vlogsbyifs
│   │   │   │   │   │   └── vlogv30qmw
│   │   │   │   │   ├── _vmake
│   │   │   │   │   ├── or1200_alu
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_cfgr
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_cpu
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_ctrl
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_dc_top
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_dpram
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_du
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_except
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_freeze
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_genpc
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_ic_top
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_if
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_immu_top
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_lsu
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_pic
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_pm
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_rf
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_sb
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_sopc
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_sprs
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_sys
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_tb
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_top
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_tt
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── or1200_wbmux
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── ram
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── ram_top
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── wb_conbus_arb
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── wb_conbus_top
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── wb_conmax_arb
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── wb_conmax_master_if
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── wb_conmax_msel
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── wb_conmax_pri_dec
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── wb_conmax_pri_enc
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── wb_conmax_rf
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   ├── wb_conmax_slave_if
│   │   │   │   │   │   ├── _primary.dat
│   │   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   │   ├── verilog.prw
│   │   │   │   │   │   └── verilog.psm
│   │   │   │   │   └── wb_conmax_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── min_or1200_sopc.cr.mti
│   │   │   │   ├── min_or1200_sopc.mpf
│   │   │   │   ├── min_or1200_sopc.mpf.bak
│   │   │   │   ├── or1200_alu.v
│   │   │   │   ├── or1200_amultp2_32x32.v
│   │   │   │   ├── or1200_cfgr.v
│   │   │   │   ├── or1200_cpu.v
│   │   │   │   ├── or1200_ctrl.v
│   │   │   │   ├── or1200_ctrl.v.bak
│   │   │   │   ├── or1200_dc_fsm.v
│   │   │   │   ├── or1200_dc_ram.v
│   │   │   │   ├── or1200_dc_tag.v
│   │   │   │   ├── or1200_dc_top.v
│   │   │   │   ├── or1200_defines.v
│   │   │   │   ├── or1200_defines.v.bak
│   │   │   │   ├── or1200_dmmu_tlb.v
│   │   │   │   ├── or1200_dmmu_top.v
│   │   │   │   ├── or1200_dpram.v
│   │   │   │   ├── or1200_dpram_256x32.v
│   │   │   │   ├── or1200_dpram_32x32.v
│   │   │   │   ├── or1200_du.v
│   │   │   │   ├── or1200_except.v
│   │   │   │   ├── or1200_fpu.v
│   │   │   │   ├── or1200_fpu_addsub.v
│   │   │   │   ├── or1200_fpu_arith.v
│   │   │   │   ├── or1200_fpu_div.v
│   │   │   │   ├── or1200_fpu_fcmp.v
│   │   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   │   ├── or1200_fpu_mul.v
│   │   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   │   ├── or1200_freeze.v
│   │   │   │   ├── or1200_genpc.v
│   │   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   │   ├── or1200_ic_fsm.v
│   │   │   │   ├── or1200_ic_ram.v
│   │   │   │   ├── or1200_ic_tag.v
│   │   │   │   ├── or1200_ic_top.v
│   │   │   │   ├── or1200_if.v
│   │   │   │   ├── or1200_immu_tlb.v
│   │   │   │   ├── or1200_immu_top.v
│   │   │   │   ├── or1200_iwb_biu.v
│   │   │   │   ├── or1200_lsu.v
│   │   │   │   ├── or1200_mem2reg.v
│   │   │   │   ├── or1200_mult_mac.v
│   │   │   │   ├── or1200_operandmuxes.v
│   │   │   │   ├── or1200_pic.v
│   │   │   │   ├── or1200_pm.v
│   │   │   │   ├── or1200_qmem_top.v
│   │   │   │   ├── or1200_reg2mem.v
│   │   │   │   ├── or1200_rf.v
│   │   │   │   ├── or1200_rfram_generic.v
│   │   │   │   ├── or1200_sb.v
│   │   │   │   ├── or1200_sb_fifo.v
│   │   │   │   ├── or1200_sopc.v
│   │   │   │   ├── or1200_sopc.v.bak
│   │   │   │   ├── or1200_spram.v
│   │   │   │   ├── or1200_spram.v.bak
│   │   │   │   ├── or1200_spram_1024x32.v
│   │   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   │   ├── or1200_spram_1024x8.v
│   │   │   │   ├── or1200_spram_128x32.v
│   │   │   │   ├── or1200_spram_2048x32.v
│   │   │   │   ├── or1200_spram_2048x32.v.bak
│   │   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   │   ├── or1200_spram_2048x8.v
│   │   │   │   ├── or1200_spram_256x21.v
│   │   │   │   ├── or1200_spram_32_bw.v
│   │   │   │   ├── or1200_spram_32x24.v
│   │   │   │   ├── or1200_spram_512x20.v
│   │   │   │   ├── or1200_spram_64x14.v
│   │   │   │   ├── or1200_spram_64x22.v
│   │   │   │   ├── or1200_spram_64x24.v
│   │   │   │   ├── or1200_sprs.v
│   │   │   │   ├── or1200_tb.v
│   │   │   │   ├── or1200_tb.v.bak
│   │   │   │   ├── or1200_top.v
│   │   │   │   ├── or1200_tpram_32x32.v
│   │   │   │   ├── or1200_tt.v
│   │   │   │   ├── or1200_wb_biu.v
│   │   │   │   ├── or1200_wb_biu.v.bak
│   │   │   │   ├── or1200_wbmux.v
│   │   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   │   ├── ram.v
│   │   │   │   ├── ram.v.bak
│   │   │   │   ├── ram_bb.v
│   │   │   │   ├── ram_top.v
│   │   │   │   ├── ram_top.v.bak
│   │   │   │   ├── timescale.v
│   │   │   │   ├── transcript
│   │   │   │   ├── vsim.wlf
│   │   │   │   ├── wave.do
│   │   │   │   ├── wb_conmax_arb.v
│   │   │   │   ├── wb_conmax_defines.v
│   │   │   │   ├── wb_conmax_master_if.v
│   │   │   │   ├── wb_conmax_msel.v
│   │   │   │   ├── wb_conmax_pri_dec.v
│   │   │   │   ├── wb_conmax_pri_enc.v
│   │   │   │   ├── wb_conmax_rf.v
│   │   │   │   ├── wb_conmax_slave_if.v
│   │   │   │   └── wb_conmax_top.v
│   │   │   └── WriteThrough
│   │   │   ├── mem.data
│   │   │   ├── mem.initial.bak
│   │   │   ├── mem.initial1.bak
│   │   │   ├── min_or1200_sopc
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   │   ├── vlog16tctt
│   │   │   │   │   ├── vlog380nsd
│   │   │   │   │   ├── vlog99qay6
│   │   │   │   │   ├── vlog9gxmih
│   │   │   │   │   ├── vlogh3zk9d
│   │   │   │   │   ├── vlogi34sqd
│   │   │   │   │   ├── vlogmb91hs
│   │   │   │   │   ├── vlogmimjbe
│   │   │   │   │   ├── vlogsbyifs
│   │   │   │   │   └── vlogv30qmw
│   │   │   │   ├── _vmake
│   │   │   │   ├── or1200_alu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cfgr
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ctrl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_du
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_freeze
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_genpc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_lsu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sopc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sprs
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sys
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tt
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wbmux
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── ram_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conbus_arb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conbus_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_arb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_master_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_msel
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_pri_dec
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_pri_enc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_slave_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── wb_conmax_top
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── min_or1200_sopc.cr.mti
│   │   │   ├── min_or1200_sopc.mpf
│   │   │   ├── min_or1200_sopc.mpf.bak
│   │   │   ├── or1200_alu.v
│   │   │   ├── or1200_amultp2_32x32.v
│   │   │   ├── or1200_cfgr.v
│   │   │   ├── or1200_cpu.v
│   │   │   ├── or1200_ctrl.v
│   │   │   ├── or1200_ctrl.v.bak
│   │   │   ├── or1200_dc_fsm.v
│   │   │   ├── or1200_dc_ram.v
│   │   │   ├── or1200_dc_tag.v
│   │   │   ├── or1200_dc_top.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── or1200_defines.v.bak
│   │   │   ├── or1200_dmmu_tlb.v
│   │   │   ├── or1200_dmmu_top.v
│   │   │   ├── or1200_dpram.v
│   │   │   ├── or1200_dpram_256x32.v
│   │   │   ├── or1200_dpram_32x32.v
│   │   │   ├── or1200_du.v
│   │   │   ├── or1200_except.v
│   │   │   ├── or1200_fpu.v
│   │   │   ├── or1200_fpu_addsub.v
│   │   │   ├── or1200_fpu_arith.v
│   │   │   ├── or1200_fpu_div.v
│   │   │   ├── or1200_fpu_fcmp.v
│   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   ├── or1200_fpu_mul.v
│   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   ├── or1200_freeze.v
│   │   │   ├── or1200_genpc.v
│   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   ├── or1200_ic_fsm.v
│   │   │   ├── or1200_ic_ram.v
│   │   │   ├── or1200_ic_tag.v
│   │   │   ├── or1200_ic_top.v
│   │   │   ├── or1200_if.v
│   │   │   ├── or1200_immu_tlb.v
│   │   │   ├── or1200_immu_top.v
│   │   │   ├── or1200_iwb_biu.v
│   │   │   ├── or1200_lsu.v
│   │   │   ├── or1200_mem2reg.v
│   │   │   ├── or1200_mult_mac.v
│   │   │   ├── or1200_operandmuxes.v
│   │   │   ├── or1200_pic.v
│   │   │   ├── or1200_pm.v
│   │   │   ├── or1200_qmem_top.v
│   │   │   ├── or1200_reg2mem.v
│   │   │   ├── or1200_rf.v
│   │   │   ├── or1200_rfram_generic.v
│   │   │   ├── or1200_sb.v
│   │   │   ├── or1200_sb_fifo.v
│   │   │   ├── or1200_sopc.v
│   │   │   ├── or1200_sopc.v.bak
│   │   │   ├── or1200_spram.v
│   │   │   ├── or1200_spram.v.bak
│   │   │   ├── or1200_spram_1024x32.v
│   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   ├── or1200_spram_1024x8.v
│   │   │   ├── or1200_spram_128x32.v
│   │   │   ├── or1200_spram_2048x32.v
│   │   │   ├── or1200_spram_2048x32.v.bak
│   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   ├── or1200_spram_2048x8.v
│   │   │   ├── or1200_spram_256x21.v
│   │   │   ├── or1200_spram_32_bw.v
│   │   │   ├── or1200_spram_32x24.v
│   │   │   ├── or1200_spram_512x20.v
│   │   │   ├── or1200_spram_64x14.v
│   │   │   ├── or1200_spram_64x22.v
│   │   │   ├── or1200_spram_64x24.v
│   │   │   ├── or1200_sprs.v
│   │   │   ├── or1200_tb.v
│   │   │   ├── or1200_tb.v.bak
│   │   │   ├── or1200_top.v
│   │   │   ├── or1200_tpram_32x32.v
│   │   │   ├── or1200_tt.v
│   │   │   ├── or1200_wb_biu.v
│   │   │   ├── or1200_wb_biu.v.bak
│   │   │   ├── or1200_wbmux.v
│   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   ├── ram.v
│   │   │   ├── ram.v.bak
│   │   │   ├── ram_bb.v
│   │   │   ├── ram_top.v
│   │   │   ├── ram_top.v.bak
│   │   │   ├── timescale.v
│   │   │   ├── transcript
│   │   │   ├── vsim.wlf
│   │   │   ├── wave.do
│   │   │   ├── wb_conmax_arb.v
│   │   │   ├── wb_conmax_defines.v
│   │   │   ├── wb_conmax_master_if.v
│   │   │   ├── wb_conmax_msel.v
│   │   │   ├── wb_conmax_pri_dec.v
│   │   │   ├── wb_conmax_pri_enc.v
│   │   │   ├── wb_conmax_rf.v
│   │   │   ├── wb_conmax_slave_if.v
│   │   │   └── wb_conmax_top.v
│   │   ├── Chapter14
│   │   │   ├── Code
│   │   │   │   ├── Bin2Mem.exe
│   │   │   │   ├── Example.S
│   │   │   │   ├── Example.S.bak
│   │   │   │   ├── Example.S~
│   │   │   │   ├── Example.o
│   │   │   │   ├── Example.or32
│   │   │   │   ├── Makefile
│   │   │   │   ├── Makefile.bak
│   │   │   │   ├── mem.bin
│   │   │   │   ├── mem.data
│   │   │   │   └── ram.ld
│   │   │   ├── mem.data
│   │   │   ├── mem.initial.bak
│   │   │   ├── mem.initial1.bak
│   │   │   ├── min_or1200_sopc
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   │   ├── vlog16tctt
│   │   │   │   │   ├── vlog380nsd
│   │   │   │   │   ├── vlog99qay6
│   │   │   │   │   ├── vlog9gxmih
│   │   │   │   │   ├── vlogh3zk9d
│   │   │   │   │   ├── vlogi34sqd
│   │   │   │   │   ├── vlogmb91hs
│   │   │   │   │   ├── vlogmimjbe
│   │   │   │   │   ├── vlogsbyifs
│   │   │   │   │   └── vlogv30qmw
│   │   │   │   ├── _vmake
│   │   │   │   ├── or1200_alu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cfgr
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ctrl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_du
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_freeze
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_genpc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_lsu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sopc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sprs
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sys
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tt
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wbmux
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── ram_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conbus_arb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conbus_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_arb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_master_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_msel
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_pri_dec
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_pri_enc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── wb_conmax_slave_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── wb_conmax_top
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── min_or1200_sopc.cr.mti
│   │   │   ├── min_or1200_sopc.mpf
│   │   │   ├── min_or1200_sopc.mpf.bak
│   │   │   ├── or1200_alu.v
│   │   │   ├── or1200_amultp2_32x32.v
│   │   │   ├── or1200_cfgr.v
│   │   │   ├── or1200_cpu.v
│   │   │   ├── or1200_cpu.v.bak
│   │   │   ├── or1200_ctrl.v
│   │   │   ├── or1200_ctrl.v.bak
│   │   │   ├── or1200_dc_fsm.v
│   │   │   ├── or1200_dc_ram.v
│   │   │   ├── or1200_dc_tag.v
│   │   │   ├── or1200_dc_top.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── or1200_defines.v.bak
│   │   │   ├── or1200_dmmu_tlb.v
│   │   │   ├── or1200_dmmu_top.v
│   │   │   ├── or1200_dpram.v
│   │   │   ├── or1200_dpram_256x32.v
│   │   │   ├── or1200_dpram_32x32.v
│   │   │   ├── or1200_du.v
│   │   │   ├── or1200_except.v
│   │   │   ├── or1200_fpu.v
│   │   │   ├── or1200_fpu_addsub.v
│   │   │   ├── or1200_fpu_arith.v
│   │   │   ├── or1200_fpu_div.v
│   │   │   ├── or1200_fpu_fcmp.v
│   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   ├── or1200_fpu_mul.v
│   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   ├── or1200_freeze.v
│   │   │   ├── or1200_genpc.v
│   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   ├── or1200_ic_fsm.v
│   │   │   ├── or1200_ic_ram.v
│   │   │   ├── or1200_ic_tag.v
│   │   │   ├── or1200_ic_top.v
│   │   │   ├── or1200_if.v
│   │   │   ├── or1200_immu_tlb.v
│   │   │   ├── or1200_immu_top.v
│   │   │   ├── or1200_iwb_biu.v
│   │   │   ├── or1200_lsu.v
│   │   │   ├── or1200_mem2reg.v
│   │   │   ├── or1200_mult_mac.v
│   │   │   ├── or1200_operandmuxes.v
│   │   │   ├── or1200_pic.v
│   │   │   ├── or1200_pm.v
│   │   │   ├── or1200_qmem_top.v
│   │   │   ├── or1200_reg2mem.v
│   │   │   ├── or1200_rf.v
│   │   │   ├── or1200_rfram_generic.v
│   │   │   ├── or1200_sb.v
│   │   │   ├── or1200_sb_fifo.v
│   │   │   ├── or1200_sopc.v
│   │   │   ├── or1200_sopc.v.bak
│   │   │   ├── or1200_spram.v
│   │   │   ├── or1200_spram.v.bak
│   │   │   ├── or1200_spram_1024x32.v
│   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   ├── or1200_spram_1024x8.v
│   │   │   ├── or1200_spram_128x32.v
│   │   │   ├── or1200_spram_2048x32.v
│   │   │   ├── or1200_spram_2048x32.v.bak
│   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   ├── or1200_spram_2048x8.v
│   │   │   ├── or1200_spram_256x21.v
│   │   │   ├── or1200_spram_32_bw.v
│   │   │   ├── or1200_spram_32x24.v
│   │   │   ├── or1200_spram_512x20.v
│   │   │   ├── or1200_spram_64x14.v
│   │   │   ├── or1200_spram_64x22.v
│   │   │   ├── or1200_spram_64x24.v
│   │   │   ├── or1200_sprs.v
│   │   │   ├── or1200_tb.v
│   │   │   ├── or1200_tb.v.bak
│   │   │   ├── or1200_top.v
│   │   │   ├── or1200_tpram_32x32.v
│   │   │   ├── or1200_tt.v
│   │   │   ├── or1200_wb_biu.v
│   │   │   ├── or1200_wb_biu.v.bak
│   │   │   ├── or1200_wbmux.v
│   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   ├── ram.v
│   │   │   ├── ram.v.bak
│   │   │   ├── ram_bb.v
│   │   │   ├── ram_top.v
│   │   │   ├── ram_top.v.bak
│   │   │   ├── timescale.v
│   │   │   ├── transcript
│   │   │   ├── vsim.wlf
│   │   │   ├── wave.do
│   │   │   ├── wb_conmax_arb.v
│   │   │   ├── wb_conmax_defines.v
│   │   │   ├── wb_conmax_master_if.v
│   │   │   ├── wb_conmax_msel.v
│   │   │   ├── wb_conmax_pri_dec.v
│   │   │   ├── wb_conmax_pri_enc.v
│   │   │   ├── wb_conmax_rf.v
│   │   │   ├── wb_conmax_slave_if.v
│   │   │   └── wb_conmax_top.v
│   │   ├── Chapter2
│   │   │   ├── Code
│   │   │   │   ├── Bin2Mem.exe
│   │   │   │   ├── Example.S
│   │   │   │   ├── Example.o
│   │   │   │   ├── Example.or32
│   │   │   │   ├── Example.trace
│   │   │   │   ├── Makefile
│   │   │   │   ├── mem.bin
│   │   │   │   ├── mem.data
│   │   │   │   └── ram.ld
│   │   │   ├── mem.data
│   │   │   ├── min_or1200
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   │   ├── vlog3tg317
│   │   │   │   │   ├── vlog99gh01
│   │   │   │   │   ├── vlogk8y7te
│   │   │   │   │   └── vlogrmterf
│   │   │   │   ├── _vmake
│   │   │   │   ├── or1200_alu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cfgr
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ctrl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_du
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_freeze
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_genpc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_lsu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sopc_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sprs
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tt
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── or1200_wbmux
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── min_or1200.cr.mti
│   │   │   ├── min_or1200.mpf
│   │   │   ├── or1200_alu.v
│   │   │   ├── or1200_amultp2_32x32.v
│   │   │   ├── or1200_cfgr.v
│   │   │   ├── or1200_cpu.v
│   │   │   ├── or1200_ctrl.v
│   │   │   ├── or1200_dc_fsm.v
│   │   │   ├── or1200_dc_ram.v
│   │   │   ├── or1200_dc_tag.v
│   │   │   ├── or1200_dc_top.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── or1200_defines.v.bak
│   │   │   ├── or1200_dmmu_tlb.v
│   │   │   ├── or1200_dmmu_top.v
│   │   │   ├── or1200_dpram.v
│   │   │   ├── or1200_dpram_256x32.v
│   │   │   ├── or1200_dpram_32x32.v
│   │   │   ├── or1200_du.v
│   │   │   ├── or1200_except.v
│   │   │   ├── or1200_fpu.v
│   │   │   ├── or1200_fpu_addsub.v
│   │   │   ├── or1200_fpu_arith.v
│   │   │   ├── or1200_fpu_div.v
│   │   │   ├── or1200_fpu_fcmp.v
│   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   ├── or1200_fpu_mul.v
│   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   ├── or1200_freeze.v
│   │   │   ├── or1200_genpc.v
│   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   ├── or1200_ic_fsm.v
│   │   │   ├── or1200_ic_ram.v
│   │   │   ├── or1200_ic_tag.v
│   │   │   ├── or1200_ic_top.v
│   │   │   ├── or1200_if.v
│   │   │   ├── or1200_immu_tlb.v
│   │   │   ├── or1200_immu_top.v
│   │   │   ├── or1200_iwb_biu.v
│   │   │   ├── or1200_lsu.v
│   │   │   ├── or1200_mem2reg.v
│   │   │   ├── or1200_mult_mac.v
│   │   │   ├── or1200_operandmuxes.v
│   │   │   ├── or1200_pic.v
│   │   │   ├── or1200_pm.v
│   │   │   ├── or1200_qmem_top.v
│   │   │   ├── or1200_qmem_top.v.bak
│   │   │   ├── or1200_reg2mem.v
│   │   │   ├── or1200_rf.v
│   │   │   ├── or1200_rfram_generic.v
│   │   │   ├── or1200_sb.v
│   │   │   ├── or1200_sb_fifo.v
│   │   │   ├── or1200_spram.v
│   │   │   ├── or1200_spram_1024x32.v
│   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   ├── or1200_spram_1024x8.v
│   │   │   ├── or1200_spram_128x32.v
│   │   │   ├── or1200_spram_2048x32.v
│   │   │   ├── or1200_spram_2048x32.v.bak
│   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   ├── or1200_spram_2048x8.v
│   │   │   ├── or1200_spram_256x21.v
│   │   │   ├── or1200_spram_32_bw.v
│   │   │   ├── or1200_spram_32x24.v
│   │   │   ├── or1200_spram_512x20.v
│   │   │   ├── or1200_spram_64x14.v
│   │   │   ├── or1200_spram_64x22.v
│   │   │   ├── or1200_spram_64x24.v
│   │   │   ├── or1200_sprs.v
│   │   │   ├── or1200_tb.v
│   │   │   ├── or1200_tb.v.bak
│   │   │   ├── or1200_top.v
│   │   │   ├── or1200_tpram_32x32.v
│   │   │   ├── or1200_tt.v
│   │   │   ├── or1200_wb_biu.v
│   │   │   ├── or1200_wbmux.v
│   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   ├── timescale.v
│   │   │   ├── transcript
│   │   │   ├── vsim.wlf
│   │   │   └── wave.do
│   │   ├── Chapter4
│   │   │   ├── Code
│   │   │   │   ├── 4.2
│   │   │   │   │   ├── Bin2Mem.exe
│   │   │   │   │   ├── Example.S
│   │   │   │   │   ├── Example.S.bak
│   │   │   │   │   ├── Example.o
│   │   │   │   │   ├── Example.or32
│   │   │   │   │   ├── Example.trace
│   │   │   │   │   ├── Example.ttrace
│   │   │   │   │   ├── Makefile
│   │   │   │   │   ├── elf_header
│   │   │   │   │   ├── mem.bin
│   │   │   │   │   ├── mem.data
│   │   │   │   │   └── ram.ld
│   │   │   │   └── 4.8
│   │   │   │   ├── Bin2Mem.exe
│   │   │   │   ├── Example.S
│   │   │   │   ├── Example.S.bak
│   │   │   │   ├── Example.o
│   │   │   │   ├── Example.or32
│   │   │   │   ├── Example.trace
│   │   │   │   ├── Example.ttrace
│   │   │   │   ├── Makefile
│   │   │   │   ├── elf_header
│   │   │   │   ├── mem.bin
│   │   │   │   ├── mem.data
│   │   │   │   └── ram.ld
│   │   │   ├── mem.data
│   │   │   ├── min_or1200
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   │   ├── vlog343fms
│   │   │   │   │   ├── vlog3tg317
│   │   │   │   │   ├── vlog6rdkgh
│   │   │   │   │   ├── vlog83h9s6
│   │   │   │   │   ├── vlog8k14q6
│   │   │   │   │   ├── vlog99gh01
│   │   │   │   │   ├── vlogehbeqg
│   │   │   │   │   ├── vlogk8y7te
│   │   │   │   │   ├── vlogqkeq7w
│   │   │   │   │   ├── vlogrmterf
│   │   │   │   │   └── vlogz6gndd
│   │   │   │   ├── _vmake
│   │   │   │   ├── or1200_alu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cfgr
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ctrl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_du
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_freeze
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_genpc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_lsu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sopc_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sprs
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tt
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── or1200_wbmux
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── min_or1200.cr.mti
│   │   │   ├── min_or1200.mpf
│   │   │   ├── min_or1200.mpf.bak
│   │   │   ├── or1200_alu.v
│   │   │   ├── or1200_alu.v.bak
│   │   │   ├── or1200_amultp2_32x32.v
│   │   │   ├── or1200_cfgr.v
│   │   │   ├── or1200_cpu.v
│   │   │   ├── or1200_ctrl.v
│   │   │   ├── or1200_ctrl.v.bak
│   │   │   ├── or1200_dc_fsm.v
│   │   │   ├── or1200_dc_ram.v
│   │   │   ├── or1200_dc_tag.v
│   │   │   ├── or1200_dc_top.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── or1200_defines.v.bak
│   │   │   ├── or1200_dmmu_tlb.v
│   │   │   ├── or1200_dmmu_top.v
│   │   │   ├── or1200_dpram.v
│   │   │   ├── or1200_dpram_256x32.v
│   │   │   ├── or1200_dpram_32x32.v
│   │   │   ├── or1200_du.v
│   │   │   ├── or1200_except.v
│   │   │   ├── or1200_fpu.v
│   │   │   ├── or1200_fpu_addsub.v
│   │   │   ├── or1200_fpu_arith.v
│   │   │   ├── or1200_fpu_div.v
│   │   │   ├── or1200_fpu_fcmp.v
│   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   ├── or1200_fpu_mul.v
│   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   ├── or1200_freeze.v
│   │   │   ├── or1200_genpc.v
│   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   ├── or1200_ic_fsm.v
│   │   │   ├── or1200_ic_ram.v
│   │   │   ├── or1200_ic_tag.v
│   │   │   ├── or1200_ic_top.v
│   │   │   ├── or1200_if.v
│   │   │   ├── or1200_immu_tlb.v
│   │   │   ├── or1200_immu_top.v
│   │   │   ├── or1200_iwb_biu.v
│   │   │   ├── or1200_lsu.v
│   │   │   ├── or1200_mem2reg.v
│   │   │   ├── or1200_mult_mac.v
│   │   │   ├── or1200_operandmuxes.v
│   │   │   ├── or1200_pic.v
│   │   │   ├── or1200_pm.v
│   │   │   ├── or1200_qmem_top.v
│   │   │   ├── or1200_qmem_top.v.bak
│   │   │   ├── or1200_reg2mem.v
│   │   │   ├── or1200_rf.v
│   │   │   ├── or1200_rfram_generic.v
│   │   │   ├── or1200_sb.v
│   │   │   ├── or1200_sb_fifo.v
│   │   │   ├── or1200_spram.v
│   │   │   ├── or1200_spram_1024x32.v
│   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   ├── or1200_spram_1024x8.v
│   │   │   ├── or1200_spram_128x32.v
│   │   │   ├── or1200_spram_2048x32.v
│   │   │   ├── or1200_spram_2048x32.v.bak
│   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   ├── or1200_spram_2048x8.v
│   │   │   ├── or1200_spram_256x21.v
│   │   │   ├── or1200_spram_32_bw.v
│   │   │   ├── or1200_spram_32x24.v
│   │   │   ├── or1200_spram_512x20.v
│   │   │   ├── or1200_spram_64x14.v
│   │   │   ├── or1200_spram_64x22.v
│   │   │   ├── or1200_spram_64x24.v
│   │   │   ├── or1200_sprs.v
│   │   │   ├── or1200_tb.v
│   │   │   ├── or1200_tb.v.bak
│   │   │   ├── or1200_top.v
│   │   │   ├── or1200_tpram_32x32.v
│   │   │   ├── or1200_tt.v
│   │   │   ├── or1200_wb_biu.v
│   │   │   ├── or1200_wbmux.v
│   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   ├── timescale.v
│   │   │   ├── transcript
│   │   │   ├── vsim.wlf
│   │   │   └── wave.do
│   │   ├── Chapter5
│   │   │   ├── Code
│   │   │   │   ├── Bin2Mem.exe
│   │   │   │   ├── Example.S
│   │   │   │   ├── Example.S.bak
│   │   │   │   ├── Example.o
│   │   │   │   ├── Example.or32
│   │   │   │   ├── Example.trace
│   │   │   │   ├── Makefile
│   │   │   │   ├── mem.bin
│   │   │   │   ├── mem.data
│   │   │   │   └── ram.ld
│   │   │   ├── mem.data
│   │   │   ├── min_or1200
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   │   ├── vlog343fms
│   │   │   │   │   ├── vlog3tg317
│   │   │   │   │   ├── vlog6rdkgh
│   │   │   │   │   ├── vlog83h9s6
│   │   │   │   │   ├── vlog8k14q6
│   │   │   │   │   ├── vlog99gh01
│   │   │   │   │   ├── vlogehbeqg
│   │   │   │   │   ├── vlogk8y7te
│   │   │   │   │   ├── vlogqkeq7w
│   │   │   │   │   ├── vlogrmterf
│   │   │   │   │   └── vlogz6gndd
│   │   │   │   ├── _vmake
│   │   │   │   ├── or1200_alu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cfgr
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ctrl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_du
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_freeze
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_genpc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_lsu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sopc_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sprs
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tt
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── or1200_wbmux
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── min_or1200.cr.mti
│   │   │   ├── min_or1200.mpf
│   │   │   ├── min_or1200.mpf.bak
│   │   │   ├── or1200_alu.v
│   │   │   ├── or1200_alu.v.bak
│   │   │   ├── or1200_amultp2_32x32.v
│   │   │   ├── or1200_cfgr.v
│   │   │   ├── or1200_cpu.v
│   │   │   ├── or1200_ctrl.v
│   │   │   ├── or1200_ctrl.v.bak
│   │   │   ├── or1200_dc_fsm.v
│   │   │   ├── or1200_dc_ram.v
│   │   │   ├── or1200_dc_tag.v
│   │   │   ├── or1200_dc_top.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── or1200_defines.v.bak
│   │   │   ├── or1200_dmmu_tlb.v
│   │   │   ├── or1200_dmmu_top.v
│   │   │   ├── or1200_dpram.v
│   │   │   ├── or1200_dpram_256x32.v
│   │   │   ├── or1200_dpram_32x32.v
│   │   │   ├── or1200_du.v
│   │   │   ├── or1200_except.v
│   │   │   ├── or1200_fpu.v
│   │   │   ├── or1200_fpu_addsub.v
│   │   │   ├── or1200_fpu_arith.v
│   │   │   ├── or1200_fpu_div.v
│   │   │   ├── or1200_fpu_fcmp.v
│   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   ├── or1200_fpu_mul.v
│   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   ├── or1200_freeze.v
│   │   │   ├── or1200_genpc.v
│   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   ├── or1200_ic_fsm.v
│   │   │   ├── or1200_ic_ram.v
│   │   │   ├── or1200_ic_tag.v
│   │   │   ├── or1200_ic_top.v
│   │   │   ├── or1200_if.v
│   │   │   ├── or1200_immu_tlb.v
│   │   │   ├── or1200_immu_top.v
│   │   │   ├── or1200_iwb_biu.v
│   │   │   ├── or1200_lsu.v
│   │   │   ├── or1200_mem2reg.v
│   │   │   ├── or1200_mult_mac.v
│   │   │   ├── or1200_operandmuxes.v
│   │   │   ├── or1200_pic.v
│   │   │   ├── or1200_pm.v
│   │   │   ├── or1200_qmem_top.v
│   │   │   ├── or1200_qmem_top.v.bak
│   │   │   ├── or1200_reg2mem.v
│   │   │   ├── or1200_rf.v
│   │   │   ├── or1200_rfram_generic.v
│   │   │   ├── or1200_sb.v
│   │   │   ├── or1200_sb_fifo.v
│   │   │   ├── or1200_spram.v
│   │   │   ├── or1200_spram_1024x32.v
│   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   ├── or1200_spram_1024x8.v
│   │   │   ├── or1200_spram_128x32.v
│   │   │   ├── or1200_spram_2048x32.v
│   │   │   ├── or1200_spram_2048x32.v.bak
│   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   ├── or1200_spram_2048x8.v
│   │   │   ├── or1200_spram_256x21.v
│   │   │   ├── or1200_spram_32_bw.v
│   │   │   ├── or1200_spram_32x24.v
│   │   │   ├── or1200_spram_512x20.v
│   │   │   ├── or1200_spram_64x14.v
│   │   │   ├── or1200_spram_64x22.v
│   │   │   ├── or1200_spram_64x24.v
│   │   │   ├── or1200_sprs.v
│   │   │   ├── or1200_tb.v
│   │   │   ├── or1200_tb.v.bak
│   │   │   ├── or1200_top.v
│   │   │   ├── or1200_tpram_32x32.v
│   │   │   ├── or1200_tt.v
│   │   │   ├── or1200_wb_biu.v
│   │   │   ├── or1200_wbmux.v
│   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   ├── timescale.v
│   │   │   ├── transcript
│   │   │   ├── vsim.wlf
│   │   │   └── wave.do
│   │   ├── Chapter6
│   │   │   ├── Code
│   │   │   │   ├── Bin2Mem.exe
│   │   │   │   ├── Example.S
│   │   │   │   ├── Example.S.bak
│   │   │   │   ├── Example.o
│   │   │   │   ├── Example.or32
│   │   │   │   ├── Example.trace
│   │   │   │   ├── Makefile
│   │   │   │   ├── mem.bin
│   │   │   │   ├── mem.data
│   │   │   │   └── ram.ld
│   │   │   ├── mem.data
│   │   │   ├── min_or1200
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   │   ├── vlog343fms
│   │   │   │   │   ├── vlog3tg317
│   │   │   │   │   ├── vlog6rdkgh
│   │   │   │   │   ├── vlog83h9s6
│   │   │   │   │   ├── vlog8k14q6
│   │   │   │   │   ├── vlog99gh01
│   │   │   │   │   ├── vlogehbeqg
│   │   │   │   │   ├── vlogk8y7te
│   │   │   │   │   ├── vlogqkeq7w
│   │   │   │   │   ├── vlogrmterf
│   │   │   │   │   └── vlogz6gndd
│   │   │   │   ├── _vmake
│   │   │   │   ├── or1200_alu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cfgr
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ctrl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_du
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_freeze
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_genpc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_lsu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sopc_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sprs
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tt
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── or1200_wbmux
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── min_or1200.cr.mti
│   │   │   ├── min_or1200.mpf
│   │   │   ├── min_or1200.mpf.bak
│   │   │   ├── or1200_alu.v
│   │   │   ├── or1200_alu.v.bak
│   │   │   ├── or1200_amultp2_32x32.v
│   │   │   ├── or1200_cfgr.v
│   │   │   ├── or1200_cpu.v
│   │   │   ├── or1200_ctrl.v
│   │   │   ├── or1200_ctrl.v.bak
│   │   │   ├── or1200_dc_fsm.v
│   │   │   ├── or1200_dc_ram.v
│   │   │   ├── or1200_dc_tag.v
│   │   │   ├── or1200_dc_top.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── or1200_defines.v.bak
│   │   │   ├── or1200_dmmu_tlb.v
│   │   │   ├── or1200_dmmu_top.v
│   │   │   ├── or1200_dpram.v
│   │   │   ├── or1200_dpram_256x32.v
│   │   │   ├── or1200_dpram_32x32.v
│   │   │   ├── or1200_du.v
│   │   │   ├── or1200_except.v
│   │   │   ├── or1200_fpu.v
│   │   │   ├── or1200_fpu_addsub.v
│   │   │   ├── or1200_fpu_arith.v
│   │   │   ├── or1200_fpu_div.v
│   │   │   ├── or1200_fpu_fcmp.v
│   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   ├── or1200_fpu_mul.v
│   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   ├── or1200_freeze.v
│   │   │   ├── or1200_genpc.v
│   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   ├── or1200_ic_fsm.v
│   │   │   ├── or1200_ic_ram.v
│   │   │   ├── or1200_ic_tag.v
│   │   │   ├── or1200_ic_top.v
│   │   │   ├── or1200_if.v
│   │   │   ├── or1200_immu_tlb.v
│   │   │   ├── or1200_immu_top.v
│   │   │   ├── or1200_iwb_biu.v
│   │   │   ├── or1200_lsu.v
│   │   │   ├── or1200_mem2reg.v
│   │   │   ├── or1200_mult_mac.v
│   │   │   ├── or1200_operandmuxes.v
│   │   │   ├── or1200_pic.v
│   │   │   ├── or1200_pm.v
│   │   │   ├── or1200_qmem_top.v
│   │   │   ├── or1200_qmem_top.v.bak
│   │   │   ├── or1200_reg2mem.v
│   │   │   ├── or1200_rf.v
│   │   │   ├── or1200_rfram_generic.v
│   │   │   ├── or1200_sb.v
│   │   │   ├── or1200_sb_fifo.v
│   │   │   ├── or1200_spram.v
│   │   │   ├── or1200_spram_1024x32.v
│   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   ├── or1200_spram_1024x8.v
│   │   │   ├── or1200_spram_128x32.v
│   │   │   ├── or1200_spram_2048x32.v
│   │   │   ├── or1200_spram_2048x32.v.bak
│   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   ├── or1200_spram_2048x8.v
│   │   │   ├── or1200_spram_256x21.v
│   │   │   ├── or1200_spram_32_bw.v
│   │   │   ├── or1200_spram_32x24.v
│   │   │   ├── or1200_spram_512x20.v
│   │   │   ├── or1200_spram_64x14.v
│   │   │   ├── or1200_spram_64x22.v
│   │   │   ├── or1200_spram_64x24.v
│   │   │   ├── or1200_sprs.v
│   │   │   ├── or1200_tb.v
│   │   │   ├── or1200_tb.v.bak
│   │   │   ├── or1200_top.v
│   │   │   ├── or1200_tpram_32x32.v
│   │   │   ├── or1200_tt.v
│   │   │   ├── or1200_wb_biu.v
│   │   │   ├── or1200_wbmux.v
│   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   ├── timescale.v
│   │   │   ├── transcript
│   │   │   ├── vsim.wlf
│   │   │   └── wave.do
│   │   ├── Chapter7
│   │   │   ├── Code
│   │   │   │   ├── Bin2Mem.exe
│   │   │   │   ├── Example.S
│   │   │   │   ├── Example.S.bak
│   │   │   │   ├── Example.S~
│   │   │   │   ├── Example.o
│   │   │   │   ├── Example.or32
│   │   │   │   ├── Example.trace
│   │   │   │   ├── Makefile
│   │   │   │   ├── mem.bin
│   │   │   │   ├── mem.data
│   │   │   │   └── ram.ld
│   │   │   ├── mem.data
│   │   │   ├── min_or1200
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   │   ├── vlog343fms
│   │   │   │   │   ├── vlog3tg317
│   │   │   │   │   ├── vlog6rdkgh
│   │   │   │   │   ├── vlog83h9s6
│   │   │   │   │   ├── vlog8k14q6
│   │   │   │   │   ├── vlog99gh01
│   │   │   │   │   ├── vlogehbeqg
│   │   │   │   │   ├── vlogk8y7te
│   │   │   │   │   ├── vlogqkeq7w
│   │   │   │   │   ├── vlogrmterf
│   │   │   │   │   └── vlogz6gndd
│   │   │   │   ├── _vmake
│   │   │   │   ├── or1200_alu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cfgr
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ctrl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_du
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_freeze
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_genpc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_lsu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sopc_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sprs
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tt
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── or1200_wbmux
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── min_or1200.cr.mti
│   │   │   ├── min_or1200.mpf
│   │   │   ├── min_or1200.mpf.bak
│   │   │   ├── or1200_alu.v
│   │   │   ├── or1200_alu.v.bak
│   │   │   ├── or1200_amultp2_32x32.v
│   │   │   ├── or1200_cfgr.v
│   │   │   ├── or1200_cpu.v
│   │   │   ├── or1200_ctrl.v
│   │   │   ├── or1200_ctrl.v.bak
│   │   │   ├── or1200_dc_fsm.v
│   │   │   ├── or1200_dc_ram.v
│   │   │   ├── or1200_dc_tag.v
│   │   │   ├── or1200_dc_top.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── or1200_defines.v.bak
│   │   │   ├── or1200_dmmu_tlb.v
│   │   │   ├── or1200_dmmu_top.v
│   │   │   ├── or1200_dpram.v
│   │   │   ├── or1200_dpram_256x32.v
│   │   │   ├── or1200_dpram_32x32.v
│   │   │   ├── or1200_du.v
│   │   │   ├── or1200_except.v
│   │   │   ├── or1200_except.v.bak
│   │   │   ├── or1200_fpu.v
│   │   │   ├── or1200_fpu_addsub.v
│   │   │   ├── or1200_fpu_arith.v
│   │   │   ├── or1200_fpu_div.v
│   │   │   ├── or1200_fpu_fcmp.v
│   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   ├── or1200_fpu_mul.v
│   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   ├── or1200_freeze.v
│   │   │   ├── or1200_genpc.v
│   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   ├── or1200_ic_fsm.v
│   │   │   ├── or1200_ic_ram.v
│   │   │   ├── or1200_ic_tag.v
│   │   │   ├── or1200_ic_top.v
│   │   │   ├── or1200_if.v
│   │   │   ├── or1200_immu_tlb.v
│   │   │   ├── or1200_immu_top.v
│   │   │   ├── or1200_iwb_biu.v
│   │   │   ├── or1200_lsu.v
│   │   │   ├── or1200_mem2reg.v
│   │   │   ├── or1200_mult_mac.v
│   │   │   ├── or1200_operandmuxes.v
│   │   │   ├── or1200_pic.v
│   │   │   ├── or1200_pm.v
│   │   │   ├── or1200_qmem_top.v
│   │   │   ├── or1200_qmem_top.v.bak
│   │   │   ├── or1200_reg2mem.v
│   │   │   ├── or1200_rf.v
│   │   │   ├── or1200_rfram_generic.v
│   │   │   ├── or1200_sb.v
│   │   │   ├── or1200_sb_fifo.v
│   │   │   ├── or1200_spram.v
│   │   │   ├── or1200_spram_1024x32.v
│   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   ├── or1200_spram_1024x8.v
│   │   │   ├── or1200_spram_128x32.v
│   │   │   ├── or1200_spram_2048x32.v
│   │   │   ├── or1200_spram_2048x32.v.bak
│   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   ├── or1200_spram_2048x8.v
│   │   │   ├── or1200_spram_256x21.v
│   │   │   ├── or1200_spram_32_bw.v
│   │   │   ├── or1200_spram_32x24.v
│   │   │   ├── or1200_spram_512x20.v
│   │   │   ├── or1200_spram_64x14.v
│   │   │   ├── or1200_spram_64x22.v
│   │   │   ├── or1200_spram_64x24.v
│   │   │   ├── or1200_sprs.v
│   │   │   ├── or1200_tb.v
│   │   │   ├── or1200_tb.v.bak
│   │   │   ├── or1200_top.v
│   │   │   ├── or1200_tpram_32x32.v
│   │   │   ├── or1200_tt.v
│   │   │   ├── or1200_wb_biu.v
│   │   │   ├── or1200_wbmux.v
│   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   ├── timescale.v
│   │   │   ├── transcript
│   │   │   ├── vsim.wlf
│   │   │   └── wave.do
│   │   ├── Chapter8
│   │   │   ├── Code
│   │   │   │   ├── Bin2Mem.exe
│   │   │   │   ├── Example.S
│   │   │   │   ├── Example.S.bak
│   │   │   │   ├── Example.o
│   │   │   │   ├── Example.or32
│   │   │   │   ├── Example.trace
│   │   │   │   ├── Makefile
│   │   │   │   ├── mem.bin
│   │   │   │   ├── mem.data
│   │   │   │   └── ram.ld
│   │   │   ├── mem.data
│   │   │   ├── min_or1200
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   │   ├── vlog343fms
│   │   │   │   │   ├── vlog3tg317
│   │   │   │   │   ├── vlog6rdkgh
│   │   │   │   │   ├── vlog83h9s6
│   │   │   │   │   ├── vlog8k14q6
│   │   │   │   │   ├── vlog99gh01
│   │   │   │   │   ├── vlogehbeqg
│   │   │   │   │   ├── vlogf5fxwv
│   │   │   │   │   ├── vlogk4twdy
│   │   │   │   │   ├── vlogk8y7te
│   │   │   │   │   ├── vlogqkeq7w
│   │   │   │   │   ├── vlogrmterf
│   │   │   │   │   ├── vlogx0t65x
│   │   │   │   │   └── vlogz6gndd
│   │   │   │   ├── _vmake
│   │   │   │   ├── or1200_alu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cfgr
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ctrl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_du
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_freeze
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_genpc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_lsu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sopc_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sprs
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tt
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── or1200_wbmux
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── min_or1200.cr.mti
│   │   │   ├── min_or1200.mpf
│   │   │   ├── min_or1200.mpf.bak
│   │   │   ├── or1200_alu.v
│   │   │   ├── or1200_alu.v.bak
│   │   │   ├── or1200_amultp2_32x32.v
│   │   │   ├── or1200_cfgr.v
│   │   │   ├── or1200_cpu.v
│   │   │   ├── or1200_ctrl.v
│   │   │   ├── or1200_ctrl.v.bak
│   │   │   ├── or1200_dc_fsm.v
│   │   │   ├── or1200_dc_ram.v
│   │   │   ├── or1200_dc_tag.v
│   │   │   ├── or1200_dc_top.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── or1200_defines.v.bak
│   │   │   ├── or1200_dmmu_tlb.v
│   │   │   ├── or1200_dmmu_top.v
│   │   │   ├── or1200_dpram.v
│   │   │   ├── or1200_dpram_256x32.v
│   │   │   ├── or1200_dpram_32x32.v
│   │   │   ├── or1200_du.v
│   │   │   ├── or1200_except.v
│   │   │   ├── or1200_except.v.bak
│   │   │   ├── or1200_fpu.v
│   │   │   ├── or1200_fpu_addsub.v
│   │   │   ├── or1200_fpu_arith.v
│   │   │   ├── or1200_fpu_div.v
│   │   │   ├── or1200_fpu_fcmp.v
│   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   ├── or1200_fpu_mul.v
│   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   ├── or1200_freeze.v
│   │   │   ├── or1200_genpc.v
│   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   ├── or1200_ic_fsm.v
│   │   │   ├── or1200_ic_ram.v
│   │   │   ├── or1200_ic_tag.v
│   │   │   ├── or1200_ic_top.v
│   │   │   ├── or1200_if.v
│   │   │   ├── or1200_immu_tlb.v
│   │   │   ├── or1200_immu_top.v
│   │   │   ├── or1200_iwb_biu.v
│   │   │   ├── or1200_lsu.v
│   │   │   ├── or1200_mem2reg.v
│   │   │   ├── or1200_mult_mac.v
│   │   │   ├── or1200_mult_mac.v.bak
│   │   │   ├── or1200_operandmuxes.v
│   │   │   ├── or1200_pic.v
│   │   │   ├── or1200_pm.v
│   │   │   ├── or1200_qmem_top.v
│   │   │   ├── or1200_qmem_top.v.bak
│   │   │   ├── or1200_reg2mem.v
│   │   │   ├── or1200_rf.v
│   │   │   ├── or1200_rfram_generic.v
│   │   │   ├── or1200_sb.v
│   │   │   ├── or1200_sb_fifo.v
│   │   │   ├── or1200_spram.v
│   │   │   ├── or1200_spram_1024x32.v
│   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   ├── or1200_spram_1024x8.v
│   │   │   ├── or1200_spram_128x32.v
│   │   │   ├── or1200_spram_2048x32.v
│   │   │   ├── or1200_spram_2048x32.v.bak
│   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   ├── or1200_spram_2048x8.v
│   │   │   ├── or1200_spram_256x21.v
│   │   │   ├── or1200_spram_32_bw.v
│   │   │   ├── or1200_spram_32x24.v
│   │   │   ├── or1200_spram_512x20.v
│   │   │   ├── or1200_spram_64x14.v
│   │   │   ├── or1200_spram_64x22.v
│   │   │   ├── or1200_spram_64x24.v
│   │   │   ├── or1200_sprs.v
│   │   │   ├── or1200_tb.v
│   │   │   ├── or1200_tb.v.bak
│   │   │   ├── or1200_top.v
│   │   │   ├── or1200_tpram_32x32.v
│   │   │   ├── or1200_tt.v
│   │   │   ├── or1200_wb_biu.v
│   │   │   ├── or1200_wbmux.v
│   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   ├── timescale.v
│   │   │   ├── transcript
│   │   │   ├── vsim.wlf
│   │   │   ├── wave.do
│   │   │   ├── wlft19in0h
│   │   │   ├── wlft4z2z55
│   │   │   ├── wlftb80gh4
│   │   │   ├── wlftbry9sv
│   │   │   └── wlfterj5zb
│   │   ├── Chapter9
│   │   │   ├── Code
│   │   │   │   ├── Bin2Mem.exe
│   │   │   │   ├── Example.S
│   │   │   │   ├── Example.S.bak
│   │   │   │   ├── Example.o
│   │   │   │   ├── Example.or32
│   │   │   │   ├── Example.trace
│   │   │   │   ├── Makefile
│   │   │   │   ├── mem.bin
│   │   │   │   ├── mem.data
│   │   │   │   └── ram.ld
│   │   │   ├── mem.data
│   │   │   ├── min_or1200
│   │   │   │   ├── _info
│   │   │   │   ├── _temp
│   │   │   │   │   ├── vlog08zwtz
│   │   │   │   │   ├── vlog0s8i4j
│   │   │   │   │   ├── vlog24iqhq
│   │   │   │   │   ├── vlog343fms
│   │   │   │   │   ├── vlog3d6qa9
│   │   │   │   │   ├── vlog3tg317
│   │   │   │   │   ├── vlog4hm1hz
│   │   │   │   │   ├── vlog6qdhbk
│   │   │   │   │   ├── vlog6rdkgh
│   │   │   │   │   ├── vlog83h9s6
│   │   │   │   │   ├── vlog8k14q6
│   │   │   │   │   ├── vlog99gh01
│   │   │   │   │   ├── vlogcjqmt1
│   │   │   │   │   ├── vlogegcmba
│   │   │   │   │   ├── vlogehbeqg
│   │   │   │   │   ├── vlogf5fxwv
│   │   │   │   │   ├── vlogk4twdy
│   │   │   │   │   ├── vlogk8y7te
│   │   │   │   │   ├── vlogn03ygd
│   │   │   │   │   ├── vlogqkeq7w
│   │   │   │   │   ├── vlogrmterf
│   │   │   │   │   ├── vlogtesrsq
│   │   │   │   │   ├── vlogv3tdww
│   │   │   │   │   ├── vlogx0t65x
│   │   │   │   │   ├── vlogxh5r8z
│   │   │   │   │   ├── vlogy2fdm9
│   │   │   │   │   └── vlogz6gndd
│   │   │   │   ├── _vmake
│   │   │   │   ├── or1200_alu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cfgr
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_cpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ctrl
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dc_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dmmu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_256x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_dpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_du
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_arith
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_fcmp
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_intfloat_conv_except
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_intfloat_conv
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_post_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_addsub
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_div
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_fpu_pre_norm_mul
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_freeze
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_genpc
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_gmultp2_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_fsm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_ram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_tag
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_ic_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_if
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_tlb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_immu_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_iwb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_lsu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mem2reg
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_mult_mac
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_operandmuxes
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_pm
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_qmem_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_reg2mem
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rf
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_rfram_generic
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sb_fifo
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sopc_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_1024x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_128x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_2048x8
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_256x21
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32_bw
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_32x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_512x20
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x14
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x22
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_spram_64x24
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_sprs
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tb
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_top
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tpram_32x32
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_tt
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   ├── or1200_wb_biu
│   │   │   │   │   ├── _primary.dat
│   │   │   │   │   ├── _primary.dbs
│   │   │   │   │   ├── _primary.vhd
│   │   │   │   │   ├── verilog.prw
│   │   │   │   │   └── verilog.psm
│   │   │   │   └── or1200_wbmux
│   │   │   │   ├── _primary.dat
│   │   │   │   ├── _primary.dbs
│   │   │   │   ├── _primary.vhd
│   │   │   │   ├── verilog.prw
│   │   │   │   └── verilog.psm
│   │   │   ├── min_or1200.cr.mti
│   │   │   ├── min_or1200.mpf
│   │   │   ├── min_or1200.mpf.bak
│   │   │   ├── or1200_alu.v
│   │   │   ├── or1200_alu.v.bak
│   │   │   ├── or1200_amultp2_32x32.v
│   │   │   ├── or1200_cfgr.v
│   │   │   ├── or1200_cpu.v
│   │   │   ├── or1200_ctrl.v
│   │   │   ├── or1200_ctrl.v.bak
│   │   │   ├── or1200_dc_fsm.v
│   │   │   ├── or1200_dc_ram.v
│   │   │   ├── or1200_dc_tag.v
│   │   │   ├── or1200_dc_top.v
│   │   │   ├── or1200_defines.v
│   │   │   ├── or1200_defines.v.bak
│   │   │   ├── or1200_dmmu_tlb.v
│   │   │   ├── or1200_dmmu_top.v
│   │   │   ├── or1200_dpram.v
│   │   │   ├── or1200_dpram_256x32.v
│   │   │   ├── or1200_dpram_32x32.v
│   │   │   ├── or1200_du.v
│   │   │   ├── or1200_except.v
│   │   │   ├── or1200_except.v.bak
│   │   │   ├── or1200_fpu.v
│   │   │   ├── or1200_fpu_addsub.v
│   │   │   ├── or1200_fpu_arith.v
│   │   │   ├── or1200_fpu_div.v
│   │   │   ├── or1200_fpu_fcmp.v
│   │   │   ├── or1200_fpu_intfloat_conv.v
│   │   │   ├── or1200_fpu_intfloat_conv_except.v
│   │   │   ├── or1200_fpu_mul.v
│   │   │   ├── or1200_fpu_post_norm_addsub.v
│   │   │   ├── or1200_fpu_post_norm_div.v
│   │   │   ├── or1200_fpu_post_norm_intfloat_conv.v
│   │   │   ├── or1200_fpu_post_norm_mul.v
│   │   │   ├── or1200_fpu_pre_norm_addsub.v
│   │   │   ├── or1200_fpu_pre_norm_div.v
│   │   │   ├── or1200_fpu_pre_norm_mul.v
│   │   │   ├── or1200_freeze.v
│   │   │   ├── or1200_genpc.v
│   │   │   ├── or1200_gmultp2_32x32.v
│   │   │   ├── or1200_ic_fsm.v
│   │   │   ├── or1200_ic_ram.v
│   │   │   ├── or1200_ic_tag.v
│   │   │   ├── or1200_ic_top.v
│   │   │   ├── or1200_if.v
│   │   │   ├── or1200_immu_tlb.v
│   │   │   ├── or1200_immu_top.v
│   │   │   ├── or1200_iwb_biu.v
│   │   │   ├── or1200_lsu.v
│   │   │   ├── or1200_mem2reg.v
│   │   │   ├── or1200_mult_mac.v
│   │   │   ├── or1200_mult_mac.v.bak
│   │   │   ├── or1200_operandmuxes.v
│   │   │   ├── or1200_pic.v
│   │   │   ├── or1200_pm.v
│   │   │   ├── or1200_qmem_top.v
│   │   │   ├── or1200_qmem_top.v.bak
│   │   │   ├── or1200_reg2mem.v
│   │   │   ├── or1200_rf.v
│   │   │   ├── or1200_rfram_generic.v
│   │   │   ├── or1200_sb.v
│   │   │   ├── or1200_sb_fifo.v
│   │   │   ├── or1200_spram.v
│   │   │   ├── or1200_spram_1024x32.v
│   │   │   ├── or1200_spram_1024x32_bw.v
│   │   │   ├── or1200_spram_1024x8.v
│   │   │   ├── or1200_spram_128x32.v
│   │   │   ├── or1200_spram_2048x32.v
│   │   │   ├── or1200_spram_2048x32.v.bak
│   │   │   ├── or1200_spram_2048x32_bw.v
│   │   │   ├── or1200_spram_2048x8.v
│   │   │   ├── or1200_spram_256x21.v
│   │   │   ├── or1200_spram_32_bw.v
│   │   │   ├── or1200_spram_32x24.v
│   │   │   ├── or1200_spram_512x20.v
│   │   │   ├── or1200_spram_64x14.v
│   │   │   ├── or1200_spram_64x22.v
│   │   │   ├── or1200_spram_64x24.v
│   │   │   ├── or1200_sprs.v
│   │   │   ├── or1200_tb.v
│   │   │   ├── or1200_tb.v.bak
│   │   │   ├── or1200_top.v
│   │   │   ├── or1200_tpram_32x32.v
│   │   │   ├── or1200_tt.v
│   │   │   ├── or1200_wb_biu.v
│   │   │   ├── or1200_wbmux.v
│   │   │   ├── or1200_xcv_ram32x8d.v
│   │   │   ├── timescale.v
│   │   │   ├── transcript
│   │   │   ├── vsim.wlf
│   │   │   ├── wave.do
│   │   │   ├── wlft1gcgkt
│   │   │   ├── wlft7xe2y7
│   │   │   ├── wlftdy3shs
│   │   │   ├── wlfterj5zb
│   │   │   ├── wlftgkxfbd
│   │   │   ├── wlfth1kghc
│   │   │   ├── wlfttyd8r0
│   │   │   ├── wlftwa9579
│   │   │   └── wlftyn4bvx
│   │   └── Thumbs.db
│   ├── Settings.ini
│   ├── autorun.exe
│   ├── autorun.inf
│   ├── comctl32.ocx
│   ├── phei.avi
│   ├── 光盘说明.doc
│   └── 连接关系图
│   ├── or1200_cpu.vsd
│   └── or1200_top.vsd
└── 步步惊“芯”_软核处理器内部设计分析.pdf

1111 directories, 6923 files