smicmmrf(SMIC_018_MMRF)

【实例截图】

【核心代码】

SMIC_018_MMRF

├── DRC
│   └── Calibre
│       ├── SmicDR3T6P_cal018_mixlog_sali_p1mt4_1833.drc
│       ├── SmicDR3T6P_cal018_mixlog_sali_p1mt5_1833.drc
│       ├── SmicDR3T6P_cal018_mixlog_sali_p1mt6_1833.drc
│       ├── SmicDR3T6P_cal018_mixlog_sali_p1mtt4_1833.drc
│       ├── SmicDR3T6P_cal018_mixlog_sali_p1mtt5_1833.drc
│       └── SmicDR3T6P_cal018_mixlog_sali_p1mtt6_1833.drc
├── Design_Rule
│   ├── Antenna_Ratio_Guide_Ring_Bond_Pad.pdf
│   ├── Current_Density_Design_Rule.pdf
│   ├── Design_Rules_Logic.pdf
│   ├── Design_Rules_MSRF.pdf
│   └── ESD_And_Latch-Up_Guideline_Logic.pdf
├── LVS
│   └── Calibre
│       ├── Release_Note
│       ├── SmicSPM8RR7R_cal018_mixRF_sali_p1mtx_1833.lvs
│       └── empty_rf_subckt.sp
├── REVISION
├── Spice_Model
│   ├── DIO_BPWDNW.gds
│   ├── DIO_NNPW18.gds
│   ├── DIO_NNPW33.gds
│   ├── DIO_NPW18.gds
│   ├── DIO_NPW33.gds
│   ├── DIO_NWPW.gds
│   ├── DIO_PNW18.gds
│   ├── DIO_PNW33.gds
│   ├── MS018_fit_A1.pdf
│   ├── MS018_fit_A2.pdf
│   ├── MS018_fit_A3.pdf
│   ├── MS018_fit_B1.pdf
│   ├── MS018_fit_B2.pdf
│   ├── MS018_fit_C.pdf
│   ├── MS018_fit_D.pdf
│   ├── MS018_fit_E.pdf
│   ├── MS018_fit_F.pdf
│   ├── MS018_fit_G.pdf
│   ├── NPN18A100.gds
│   ├── NPN18A25.gds
│   ├── NPN18A4.gds
│   ├── NPN33A100.gds
│   ├── NPN33A25.gds
│   ├── NPN33A4.gds
│   ├── PNP18A100.gds
│   ├── PNP18A25.gds
│   ├── PNP18A4.gds
│   ├── PNP33A100.gds
│   ├── PNP33A25.gds
│   ├── PNP33A4.gds
│   ├── TD-MM18-SP-2001v8R.pdf
│   ├── ms018_layer.map
│   ├── ms018_v1p7.lib
│   ├── ms018_v1p7.mdl
│   ├── ms018_v1p7_bjt.mdl
│   ├── ms018_v1p7_bjt_eldo.mdl
│   ├── ms018_v1p7_bjt_spe.mdl
│   ├── ms018_v1p7_eldo.lib
│   ├── ms018_v1p7_eldo.mdl
│   ├── ms018_v1p7_interconnect_struct_1.txt
│   ├── ms018_v1p7_interconnect_struct_2.txt
│   ├── ms018_v1p7_mim.mdl
│   ├── ms018_v1p7_mim_eldo.mdl
│   ├── ms018_v1p7_mim_spe.mdl
│   ├── ms018_v1p7_readme.txt
│   ├── ms018_v1p7_readme_eldo.txt
│   ├── ms018_v1p7_readme_spe.txt
│   ├── ms018_v1p7_res.ckt
│   ├── ms018_v1p7_res.mdl
│   ├── ms018_v1p7_res_eldo.ckt
│   ├── ms018_v1p7_res_eldo.mdl
│   ├── ms018_v1p7_res_spe.ckt
│   ├── ms018_v1p7_res_spe.mdl
│   ├── ms018_v1p7_spe.lib
│   ├── ms018_v1p7_spe.mdl
│   └── res.def
├── Technology_File
│   ├── Release_Note
│   ├── SmicVTMP_LO_SRAM_MR_MM_HV_LC_018.map
│   ├── SmicVTTF_LO_SRAM_MR_MM_HV_LC_018.tf
│   ├── SmicVTTF_LO_SRAM_MR_MM_HV_LC_018_IC446.tf
│   └── display.drf
├── cds.lib
├── display.drf
├── icc.rules
├── models
│   ├── hspice
│   │   ├── ms018_rf_v1p5.lib
│   │   ├── ms018_rf_v1p5_diff_ind.ckt
│   │   ├── ms018_rf_v1p5_mim.ckt
│   │   ├── ms018_rf_v1p5_mos.ckt
│   │   ├── ms018_rf_v1p5_readme.txt
│   │   ├── ms018_rf_v1p5_res.ckt
│   │   ├── ms018_rf_v1p5_spri_ind.ckt
│   │   ├── ms018_rf_v1p5_var.ckt
│   │   ├── ms018_v1p7.lib
│   │   ├── ms018_v1p7.mdl
│   │   ├── ms018_v1p7_bjt.mdl
│   │   ├── ms018_v1p7_mim.mdl
│   │   ├── ms018_v1p7_readme.txt
│   │   ├── ms018_v1p7_res.ckt
│   │   ├── ms018_v1p7_res.mdl
│   │   ├── rf018_m6_res.lib
│   │   └── rf018_m6_res.mdl
│   └── spectre
│       ├── ms018_rf_v1p5_diff_ind_spe.ckt
│       ├── ms018_rf_v1p5_mim_spe.ckt
│       ├── ms018_rf_v1p5_mos_spe.ckt
│       ├── ms018_rf_v1p5_readme_spe.txt
│       ├── ms018_rf_v1p5_res_spe.ckt
│       ├── ms018_rf_v1p5_spe.lib
│       ├── ms018_rf_v1p5_spri_ind_spe.ckt
│       ├── ms018_rf_v1p5_var_spe.ckt
│       ├── ms018_v1p7_bjt_spe.mdl
│       ├── ms018_v1p7_mim_spe.mdl
│       ├── ms018_v1p7_readme_spe.txt
│       ├── ms018_v1p7_res_spe.ckt
│       ├── ms018_v1p7_res_spe.mdl
│       ├── ms018_v1p7_spe.lib
│       ├── ms018_v1p7_spe.mdl
│       ├── res.def
│       ├── res_rf.def
│       ├── rf018_m6_res_spe.lib
│       └── rf018_m6_res_spe.mdl
├── smic18mmrf
│   ├── M1_AA
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── M1_GT
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── M1_NW
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── M1_SN
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── M1_SP
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── M1_SUB
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── M2_M1
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── M3_M2
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── M4_M3
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── M5_M4
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── M6_M5
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── Symbolics.Cat
│   ├── bipolars.Cat
│   ├── capacitors.Cat
│   ├── cdsinfo.tag
│   ├── diff_ind_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── diffusion.Cat
│   ├── diodes.Cat
│   ├── display.drf
│   ├── fixed_layouts.Cat
│   ├── gt_T
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── ind_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── inductors.Cat
│   ├── libInit.il
│   ├── libInitCustomExit.il
│   ├── loadCxt.ile
│   ├── m1_T
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── m2_T
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── m3_T
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── m4_T
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── m5_T
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── m6_T
│   │   └── symbolic
│   │       ├── layout.cdb
│   │       ├── master.tag
│   │       └── pc.db
│   ├── metal.Cat
│   ├── metalStack
│   │   ├── cLayout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── dLayout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── mim
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── mim1_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── mosfets.Cat
│   ├── n18
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── n18_ckt_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── n33
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── n33_ckt_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── ndio18
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── ndio33
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── nmvt18
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── nmvt33
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── nndio18
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── nndio33
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── nnt18
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── nnt33
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── npn18
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── npn18_W10L10
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── npn18_W2L2
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── npn18_W5L5
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── npn33
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── npn33_W10L10
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── npn33_W2L2
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── npn33_W5L5
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── nwdio
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── nwell.Cat
│   ├── p18
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── p18_ckt_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── p33
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── p33_ckt_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pdio18
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pdio33
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pdk.dat
│   ├── pdkUtils.cxt
│   ├── pdkUtils64bit.cxt
│   ├── pmvt18
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pnp18
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pnp18_W10L10
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── pnp18_W2L2
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── pnp18_W5L5
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── pnp33
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pnp33_W10L10
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── pnp33_W2L2
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── pnp33_W5L5
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── poly.Cat
│   ├── primPvardio
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   └── prop.xx
│   ├── primRes2
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── primRes2_ckt
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── primRes3
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── primRes3_ckt
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── primitives.Cat
│   ├── prop.xx
│   ├── pvar18_ckt
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pvar18w10l1_ckt_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pvar18w10ld5_ckt_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pvar18w5l1_ckt_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pvar18w5ld5_ckt_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pvar33w10l1_ckt_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pvar33w10ld5_ckt_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pvardio18_ckt_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── pvardio33_ckt_rf
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── resistors.Cat
│   ├── resistors.Cat%25
│   ├── rf_mosfets.Cat
│   ├── rf_resistors.Cat
│   ├── rfprimRes2
│   │   ├── UltraSim
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ads
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── hspiceD
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── spectre
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rhrpo
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rhrpo_3t
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rhrpo_3t_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rhrpo_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rhrpo_ckt_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rm1
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rm2
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rm3
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rm4
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rm5
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rm6
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rm6_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rndif
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rndif_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rndifsab
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rndifsab_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rndifsab_ckt_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnpo
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnpo_3t
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnpo_3t_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnpo_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnposab
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnposab_3t
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnposab_3t_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnposab_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnposab_ckt_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnwaa
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnwaa_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnwsti
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rnwsti_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rpdif
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rpdif_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rpdifsab
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rpdifsab_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rpdifsab_ckt_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rppo
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rppo_3t
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rppo_3t_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rppo_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rpposab
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rpposab_3t
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rpposab_3t_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rpposab_ckt
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── rpposab_ckt_rf
│   │   ├── ams
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auCdl
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── auLvs
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   └── symbol.cdb
│   │   ├── ivpcell
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── layout
│   │   │   ├── layout.cdb
│   │   │   ├── master.tag
│   │   │   └── pc.db
│   │   ├── pdk.dat
│   │   ├── prop.xx
│   │   ├── schematic
│   │   │   ├── master.tag
│   │   │   ├── pc.db
│   │   │   ├── prop.xx
│   │   │   └── sch.cdb
│   │   └── symbol
│   │       ├── master.tag
│   │       ├── pc.db
│   │       └── symbol.cdb
│   ├── smic18mmrf.TopCat
│   ├── smic18mmrf.TopCat%25
│   ├── smic18mmrf.cxt
│   ├── smic18mmrf64bit.cxt
│   ├── techfile.cds
│   ├── techfile.cds.cdslck
│   ├── techfile.tf
│   └── varactors.Cat
└── techfile

862 directories, 2592 files