在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → 基于fpga的误码测试仪(vhdl)语言实现

基于fpga的误码测试仪(vhdl)语言实现

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:0.84M
  • 下载次数:4
  • 浏览次数:27
  • 发布时间:2023-04-17
  • 实例类别:一般编程问题
  • 发 布 人:郭少雄
  • 文件格式:.rar
  • 所需积分:2
 相关标签: FPGA VHDL HDL GA 实现

实例介绍

【实例简介】基于fpga的误码测试仪(vhdl)语言实现

【实例截图】

from clipboard

【核心代码】

.
├── 20150108
│   ├── 误码检测
│   │   ├── c_er_det.asm.rpt
│   │   ├── c_er_det.done
│   │   ├── c_er_det.fit.rpt
│   │   ├── c_er_det.fit.smsg
│   │   ├── c_er_det.fit.summary
│   │   ├── c_er_det.flow.rpt
│   │   ├── c_er_det.map.rpt
│   │   ├── c_er_det.map.summary
│   │   ├── c_er_det.pin
│   │   ├── c_er_det.pof
│   │   ├── c_er_det.qpf
│   │   ├── c_er_det.qsf
│   │   ├── c_er_det.qws
│   │   ├── c_er_det.sim.rpt
│   │   ├── c_er_det.sof
│   │   ├── c_er_det.tan.rpt
│   │   ├── c_er_det.tan.summary
│   │   ├── c_er_det.vhd
│   │   ├── c_er_det.vhd.bak
│   │   ├── c_er_det.vwf
│   │   ├── db
│   │   │   ├── c_er_det.(0).cnf.cdb
│   │   │   ├── c_er_det.(0).cnf.hdb
│   │   │   ├── c_er_det.(1).cnf.cdb
│   │   │   ├── c_er_det.(1).cnf.hdb
│   │   │   ├── c_er_det.(2).cnf.cdb
│   │   │   ├── c_er_det.(2).cnf.hdb
│   │   │   ├── c_er_det.(3).cnf.cdb
│   │   │   ├── c_er_det.(3).cnf.hdb
│   │   │   ├── c_er_det.(4).cnf.cdb
│   │   │   ├── c_er_det.(4).cnf.hdb
│   │   │   ├── c_er_det.(5).cnf.cdb
│   │   │   ├── c_er_det.(5).cnf.hdb
│   │   │   ├── c_er_det.(6).cnf.cdb
│   │   │   ├── c_er_det.(6).cnf.hdb
│   │   │   ├── c_er_det.(7).cnf.cdb
│   │   │   ├── c_er_det.(7).cnf.hdb
│   │   │   ├── c_er_det.(8).cnf.cdb
│   │   │   ├── c_er_det.(8).cnf.hdb
│   │   │   ├── c_er_det.(9).cnf.cdb
│   │   │   ├── c_er_det.(9).cnf.hdb
│   │   │   ├── c_er_det.asm.qmsg
│   │   │   ├── c_er_det.cbx.xml
│   │   │   ├── c_er_det.cmp.ecobp
│   │   │   ├── c_er_det.cmp.kpt
│   │   │   ├── c_er_det.cmp.rdb
│   │   │   ├── c_er_det.cmp_merge.kpt
│   │   │   ├── c_er_det.db_info
│   │   │   ├── c_er_det.eco.cdb
│   │   │   ├── c_er_det.eds_overflow
│   │   │   ├── c_er_det.fit.qmsg
│   │   │   ├── c_er_det.fnsim.cdb
│   │   │   ├── c_er_det.fnsim.hdb
│   │   │   ├── c_er_det.fnsim.qmsg
│   │   │   ├── c_er_det.hier_info
│   │   │   ├── c_er_det.hif
│   │   │   ├── c_er_det.lpc.html
│   │   │   ├── c_er_det.lpc.rdb
│   │   │   ├── c_er_det.lpc.txt
│   │   │   ├── c_er_det.map.bpm
│   │   │   ├── c_er_det.map.cdb
│   │   │   ├── c_er_det.map.ecobp
│   │   │   ├── c_er_det.map.hdb
│   │   │   ├── c_er_det.map.kpt
│   │   │   ├── c_er_det.map.logdb
│   │   │   ├── c_er_det.map.qmsg
│   │   │   ├── c_er_det.map_bb.cdb
│   │   │   ├── c_er_det.map_bb.hdb
│   │   │   ├── c_er_det.map_bb.logdb
│   │   │   ├── c_er_det.pre_map.cdb
│   │   │   ├── c_er_det.pre_map.hdb
│   │   │   ├── c_er_det.rtlv.hdb
│   │   │   ├── c_er_det.rtlv_sg.cdb
│   │   │   ├── c_er_det.rtlv_sg_swap.cdb
│   │   │   ├── c_er_det.sgdiff.cdb
│   │   │   ├── c_er_det.sgdiff.hdb
│   │   │   ├── c_er_det.sim.cvwf
│   │   │   ├── c_er_det.sim.hdb
│   │   │   ├── c_er_det.sim.qmsg
│   │   │   ├── c_er_det.sim.rdb
│   │   │   ├── c_er_det.simfam
│   │   │   ├── c_er_det.sld_design_entry.sci
│   │   │   ├── c_er_det.sld_design_entry_dsc.sci
│   │   │   ├── c_er_det.smp_dump.txt
│   │   │   ├── c_er_det.syn_hier_info
│   │   │   ├── c_er_det.tan.qmsg
│   │   │   ├── c_er_det.tis_db_list.ddb
│   │   │   ├── c_er_det.tmw_info
│   │   │   ├── mux_3nc.tdf
│   │   │   ├── mux_joc.tdf
│   │   │   ├── mux_umc.tdf
│   │   │   ├── prev_cmp_c_er_det.asm.qmsg
│   │   │   ├── prev_cmp_c_er_det.fit.qmsg
│   │   │   ├── prev_cmp_c_er_det.map.qmsg
│   │   │   ├── prev_cmp_c_er_det.qmsg
│   │   │   ├── prev_cmp_c_er_det.sim.qmsg
│   │   │   ├── prev_cmp_c_er_det.tan.qmsg
│   │   │   └── wed.wsf
│   │   ├── dis_seg.vhd
│   │   ├── err_sta.vhd
│   │   ├── incremental_db
│   │   │   ├── README
│   │   │   └── compiled_partitions
│   │   │       ├── c_er_det.root_partition.cmp.atm
│   │   │       ├── c_er_det.root_partition.cmp.dfp
│   │   │       ├── c_er_det.root_partition.cmp.hdbx
│   │   │       ├── c_er_det.root_partition.cmp.kpt
│   │   │       ├── c_er_det.root_partition.cmp.logdb
│   │   │       ├── c_er_det.root_partition.cmp.rcf
│   │   │       ├── c_er_det.root_partition.map.atm
│   │   │       ├── c_er_det.root_partition.map.dpi
│   │   │       ├── c_er_det.root_partition.map.hdbx
│   │   │       ├── c_er_det.root_partition.map.kpt
│   │   │       └── c_er_det.root_partition.merge_hb.atm
│   │   ├── interface.vhd
│   │   ├── local_m_seq.vhd
│   │   ├── m_seq.vhd
│   │   ├── pull1.vhd
│   │   ├── sim_channel.vhd
│   │   └── syn.vhd
│   └── 误码检测V1.1.docx
└── 基于fpga的误码测试仪(vhdl)语言实现_误码检测20150108.rar

5 directories, 119 files


标签: FPGA VHDL HDL GA 实现

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警