实例介绍
【实例截图】
【核心代码】
.
├── Open-Source-FPGA-Bitcoin-Miner-master
│ ├── LICENSE.txt
│ ├── README.md
│ ├── projects
│ │ ├── DE2_115_NIOS_Ethernet_Test
│ │ │ ├── README.md
│ │ │ ├── cpu_0.sdc
│ │ │ ├── fpgaminer.qpf
│ │ │ ├── fpgaminer.qsf
│ │ │ ├── fpgaminer.sdc
│ │ │ ├── software
│ │ │ │ ├── fpgaminer_controller
│ │ │ │ │ ├── application.stf
│ │ │ │ │ ├── main.c
│ │ │ │ │ ├── socket.c
│ │ │ │ │ ├── socket.h
│ │ │ │ │ ├── stdint.h
│ │ │ │ │ ├── w5100.c
│ │ │ │ │ └── w5100.h
│ │ │ │ └── fpgaminer_controller_syslib
│ │ │ │ ├── readme.txt
│ │ │ │ └── system.stf
│ │ │ └── src
│ │ │ └── fpgaminer_top.v
│ │ ├── DE2_115_Unoptimized_Pipelined
│ │ │ ├── README.md
│ │ │ ├── fpgaminer.qpf
│ │ │ ├── fpgaminer.qsf
│ │ │ └── fpgaminer.sdc
│ │ ├── DE2_115_cluster
│ │ │ ├── README.md
│ │ │ ├── fpgaminer.qsf
│ │ │ ├── fpgaminer_top.v
│ │ │ ├── hub_core.v
│ │ │ ├── miner.v
│ │ │ ├── pwm_fade.v
│ │ │ ├── serial.v
│ │ │ └── serial_hub.v
│ │ ├── DE2_115_cluster_cgminer
│ │ │ ├── README.md
│ │ │ ├── fpgaminer.qsf
│ │ │ ├── fpgaminer_top.v
│ │ │ └── main_pll.v
│ │ ├── DE2_115_makomk_mod
│ │ │ ├── README.md
│ │ │ ├── fpgaminer.qpf
│ │ │ ├── fpgaminer.qsf
│ │ │ ├── fpgaminer.sdc
│ │ │ ├── fpgaminer_top.v
│ │ │ ├── main_pll.v
│ │ │ └── sha256_transform.v
│ │ ├── DE2_115_makomk_serial
│ │ │ ├── EP4CE115F29.bsd
│ │ │ ├── README.md
│ │ │ ├── fpgaminer.qsf
│ │ │ ├── fpgaminer.svf
│ │ │ ├── fpgaminer_top.v
│ │ │ ├── hexdisp_de2.v
│ │ │ ├── main_pll.v
│ │ │ ├── program.sh
│ │ │ ├── quartus_output
│ │ │ │ └── fpgaminer.sof
│ │ │ ├── serial.v
│ │ │ └── sha256_transform.v
│ │ ├── DE2_115_makomk_serial_109mhz_cgminer
│ │ │ ├── README.md
│ │ │ ├── de2_115_cgminer.rs232.sof
│ │ │ ├── de2_115_cgminer.ttlserial.sof
│ │ │ ├── fpgaminer.qsf
│ │ │ ├── fpgaminer_top.v
│ │ │ ├── hexdisp_de2.v
│ │ │ ├── main_pll.v
│ │ │ ├── serial.v
│ │ │ └── sha256_transform.v
│ │ ├── KC705_experimental
│ │ │ ├── KC705_experimental.data
│ │ │ │ ├── constrs_1
│ │ │ │ │ ├── designprops.xml
│ │ │ │ │ ├── fileset.xml
│ │ │ │ │ └── usercols.xml
│ │ │ │ ├── hw
│ │ │ │ │ └── hwsession_1.xml
│ │ │ │ ├── runs
│ │ │ │ │ ├── impl_1
│ │ │ │ │ │ ├── constrs_in.xml
│ │ │ │ │ │ └── impl_1.psg
│ │ │ │ │ ├── impl_1.psg
│ │ │ │ │ ├── runs.xml
│ │ │ │ │ ├── synth_1
│ │ │ │ │ │ ├── constrs_in.xml
│ │ │ │ │ │ ├── sources.xml
│ │ │ │ │ │ └── synth_1.psg
│ │ │ │ │ └── synth_1.psg
│ │ │ │ ├── sim_1
│ │ │ │ │ └── fileset.xml
│ │ │ │ └── sources_1
│ │ │ │ ├── chipscope.xml
│ │ │ │ ├── fileset.xml
│ │ │ │ └── ports.xml
│ │ │ ├── KC705_experimental.srcs
│ │ │ │ └── sources_1
│ │ │ │ └── ip
│ │ │ │ ├── golden_ticket_fifo
│ │ │ │ │ ├── blk_mem_gen_v8_0
│ │ │ │ │ │ ├── blk_mem_axi_read_fsm.vhd
│ │ │ │ │ │ ├── blk_mem_axi_read_wrapper.vhd
│ │ │ │ │ │ ├── blk_mem_axi_regs_fwd.vhd
│ │ │ │ │ │ ├── blk_mem_axi_write_fsm.vhd
│ │ │ │ │ │ ├── blk_mem_axi_write_wrapper.vhd
│ │ │ │ │ │ ├── blk_mem_gen_bindec.vhd
│ │ │ │ │ │ ├── blk_mem_gen_ecc_decoder.vhd
│ │ │ │ │ │ ├── blk_mem_gen_ecc_encoder.vhd
│ │ │ │ │ │ ├── blk_mem_gen_generic_cstr.vhd
│ │ │ │ │ │ ├── blk_mem_gen_getinit_pkg.vhd
│ │ │ │ │ │ ├── blk_mem_gen_mux.vhd
│ │ │ │ │ │ ├── blk_mem_gen_prim_width.vhd
│ │ │ │ │ │ ├── blk_mem_gen_prim_wrapper_v6.vhd
│ │ │ │ │ │ ├── blk_mem_gen_prim_wrapper_v6_init.vhd
│ │ │ │ │ │ ├── blk_mem_gen_top.vhd
│ │ │ │ │ │ ├── blk_mem_gen_v8_0.vhd
│ │ │ │ │ │ ├── blk_mem_gen_v8_0_defaults.vhd
│ │ │ │ │ │ ├── blk_mem_gen_v8_0_pkg.vhd
│ │ │ │ │ │ ├── blk_mem_gen_v8_0_synth.vhd
│ │ │ │ │ │ ├── blk_mem_gen_v8_0_synth_comp.vhd
│ │ │ │ │ │ ├── blk_mem_input_block.vhd
│ │ │ │ │ │ ├── blk_mem_min_area_pkg.vhd
│ │ │ │ │ │ └── blk_mem_output_block.vhd
│ │ │ │ │ ├── disclaimer.txt
│ │ │ │ │ ├── fifo_generator_v10_0
│ │ │ │ │ │ ├── builtin
│ │ │ │ │ │ │ ├── bin_cntr.vhd
│ │ │ │ │ │ │ ├── builtin_extdepth.vhd
│ │ │ │ │ │ │ ├── builtin_extdepth_low_latency.vhd
│ │ │ │ │ │ │ ├── builtin_extdepth_v6.vhd
│ │ │ │ │ │ │ ├── builtin_prim.vhd
│ │ │ │ │ │ │ ├── builtin_prim_v6.vhd
│ │ │ │ │ │ │ ├── builtin_top.vhd
│ │ │ │ │ │ │ ├── builtin_top_v6.vhd
│ │ │ │ │ │ │ ├── clk_x_pntrs_builtin.vhd
│ │ │ │ │ │ │ ├── delay.vhd
│ │ │ │ │ │ │ ├── fifo_generator_v10_0_builtin.vhd
│ │ │ │ │ │ │ ├── fifo_generator_v10_0_comps_builtin.vhd
│ │ │ │ │ │ │ ├── logic_builtin.vhd
│ │ │ │ │ │ │ └── reset_builtin.vhd
│ │ │ │ │ │ ├── common
│ │ │ │ │ │ │ ├── input_blk.vhd
│ │ │ │ │ │ │ ├── output_blk.vhd
│ │ │ │ │ │ │ ├── rd_pe_as.vhd
│ │ │ │ │ │ │ ├── rd_pe_ss.vhd
│ │ │ │ │ │ │ ├── shft_ram.vhd
│ │ │ │ │ │ │ ├── shft_wrapper.vhd
│ │ │ │ │ │ │ ├── synchronizer_ff.vhd
│ │ │ │ │ │ │ ├── wr_pf_as.vhd
│ │ │ │ │ │ │ └── wr_pf_ss.vhd
│ │ │ │ │ │ ├── fifo16_patch
│ │ │ │ │ │ │ ├── fifo16_patch_top.vhd
│ │ │ │ │ │ │ ├── fifo_generator_v10_0_fifo16_patch.vhd
│ │ │ │ │ │ │ ├── input_block_fifo16_patch.vhd
│ │ │ │ │ │ │ ├── output_block_fifo16_patch.vhd
│ │ │ │ │ │ │ ├── rgtw.vhd
│ │ │ │ │ │ │ └── wgtr.vhd
│ │ │ │ │ │ ├── fifo_generator_top.vhd
│ │ │ │ │ │ ├── fifo_generator_v10_0.vhd
│ │ │ │ │ │ ├── fifo_generator_v10_0_defaults.vhd
│ │ │ │ │ │ ├── fifo_generator_v10_0_pkg.vhd
│ │ │ │ │ │ ├── fifo_generator_v10_0_synth.vhd
│ │ │ │ │ │ ├── ramfifo
│ │ │ │ │ │ │ ├── async_fifo.vhd
│ │ │ │ │ │ │ ├── axi_reg_slice.vhd
│ │ │ │ │ │ │ ├── clk_x_pntrs.vhd
│ │ │ │ │ │ │ ├── compare.vhd
│ │ │ │ │ │ │ ├── dc_ss.vhd
│ │ │ │ │ │ │ ├── dc_ss_fwft.vhd
│ │ │ │ │ │ │ ├── dmem.vhd
│ │ │ │ │ │ │ ├── fifo_generator_ramfifo.vhd
│ │ │ │ │ │ │ ├── logic_sshft.vhd
│ │ │ │ │ │ │ ├── memory.vhd
│ │ │ │ │ │ │ ├── rd_bin_cntr.vhd
│ │ │ │ │ │ │ ├── rd_dc_as.vhd
│ │ │ │ │ │ │ ├── rd_dc_fwft_ext_as.vhd
│ │ │ │ │ │ │ ├── rd_fwft.vhd
│ │ │ │ │ │ │ ├── rd_handshaking_flags.vhd
│ │ │ │ │ │ │ ├── rd_logic.vhd
│ │ │ │ │ │ │ ├── rd_logic_pkt_fifo.vhd
│ │ │ │ │ │ │ ├── rd_pe_sshft.vhd
│ │ │ │ │ │ │ ├── rd_status_flags_as.vhd
│ │ │ │ │ │ │ ├── rd_status_flags_ss.vhd
│ │ │ │ │ │ │ ├── rd_status_flags_sshft.vhd
│ │ │ │ │ │ │ ├── reset_blk_ramfifo.vhd
│ │ │ │ │ │ │ ├── updn_cntr.vhd
│ │ │ │ │ │ │ ├── wr_bin_cntr.vhd
│ │ │ │ │ │ │ ├── wr_dc_as.vhd
│ │ │ │ │ │ │ ├── wr_dc_fwft_ext_as.vhd
│ │ │ │ │ │ │ ├── wr_handshaking_flags.vhd
│ │ │ │ │ │ │ ├── wr_logic.vhd
│ │ │ │ │ │ │ ├── wr_logic_pkt_fifo.vhd
│ │ │ │ │ │ │ ├── wr_pf_sshft.vhd
│ │ │ │ │ │ │ ├── wr_status_flags_as.vhd
│ │ │ │ │ │ │ ├── wr_status_flags_ss.vhd
│ │ │ │ │ │ │ └── wr_status_flags_sshft.vhd
│ │ │ │ │ │ └── simulation
│ │ │ │ │ │ └── fifo_generator_v10_0.v
│ │ │ │ │ ├── golden_ticket_fifo
│ │ │ │ │ │ ├── golden_ticket_fifo.xdc
│ │ │ │ │ │ └── golden_ticket_fifo_ooc.xdc
│ │ │ │ │ ├── golden_ticket_fifo.veo
│ │ │ │ │ ├── golden_ticket_fifo.xci
│ │ │ │ │ ├── golden_ticket_fifo.xml
│ │ │ │ │ ├── sim
│ │ │ │ │ │ └── golden_ticket_fifo.v
│ │ │ │ │ └── synth
│ │ │ │ │ └── golden_ticket_fifo.vhd
│ │ │ │ ├── hashing_clock_multiplier
│ │ │ │ │ ├── hashing_clock_multiplier.v
│ │ │ │ │ ├── hashing_clock_multiplier.veo
│ │ │ │ │ ├── hashing_clock_multiplier.xci
│ │ │ │ │ ├── hashing_clock_multiplier.xdc
│ │ │ │ │ ├── hashing_clock_multiplier.xml
│ │ │ │ │ ├── hashing_clock_multiplier_OOC.xdc
│ │ │ │ │ ├── hashing_clock_multiplier_board.xdc
│ │ │ │ │ └── hashing_clock_multiplier_clk_wiz.v
│ │ │ │ └── xadc_temp_sensor
│ │ │ │ ├── xadc_temp_sensor.v
│ │ │ │ ├── xadc_temp_sensor.veo
│ │ │ │ ├── xadc_temp_sensor.xci
│ │ │ │ ├── xadc_temp_sensor.xdc
│ │ │ │ ├── xadc_temp_sensor.xml
│ │ │ │ └── xadc_temp_sensor_OOC.xdc
│ │ │ ├── KC705_experimental.xpr
│ │ │ ├── README.md
│ │ │ ├── comm_uart.v
│ │ │ ├── fpgaminer_top.v
│ │ │ ├── kc705_pins.xdc
│ │ │ ├── kc705_timing.xdc
│ │ │ ├── sha-256-functions.v
│ │ │ ├── sha256_dsp48e1.v
│ │ │ ├── sha256_pipes2.v
│ │ │ ├── uart_receiver.v
│ │ │ └── uart_transmitter.v
│ │ ├── LX150_Test
│ │ │ └── README.md
│ │ ├── README.md
│ │ ├── VHDL_Xilinx_Port
│ │ │ ├── README.md
│ │ │ ├── config.py
│ │ │ ├── miner.py
│ │ │ ├── miner.vhd
│ │ │ ├── sha256_ch.vhd
│ │ │ ├── sha256_e0.vhd
│ │ │ ├── sha256_e1.vhd
│ │ │ ├── sha256_maj.vhd
│ │ │ ├── sha256_pipeline.vhd
│ │ │ ├── sha256_s0.vhd
│ │ │ ├── sha256_s1.vhd
│ │ │ ├── sha256_transform.vhd
│ │ │ ├── top.vhd
│ │ │ └── uart.vhd
│ │ ├── Verilog_Xilinx_Port
│ │ │ ├── LICENSE.txt
│ │ │ ├── README.md
│ │ │ ├── README.txt
│ │ │ ├── fpgaminer-Nexys2_500K-100MHz.bit
│ │ │ ├── fpgaminer_top.ucf
│ │ │ ├── fpgaminer_top.v
│ │ │ ├── main_pll.v
│ │ │ ├── main_pll_2x.v
│ │ │ ├── miner.py
│ │ │ ├── miner_multiurl.py
│ │ │ ├── miner_multiurl_lovely.py
│ │ │ └── raw7seg.v
│ │ ├── Xilinx_cluster
│ │ │ ├── README.md
│ │ │ ├── dcm_2thirds_internal.v
│ │ │ ├── fpgaminer_top.ucf
│ │ │ ├── fpgaminer_top.v
│ │ │ ├── main_pll.v
│ │ │ └── main_pll_2x.v
│ │ └── Xilinx_cluster_cgminer
│ │ ├── README.md
│ │ ├── fpgaminer_top.ucf
│ │ ├── fpgaminer_top.v
│ │ ├── main_pll.v
│ │ ├── main_pll_2x.v
│ │ ├── miner.v
│ │ └── serial_hub.v
│ ├── scripts
│ │ ├── mine
│ │ │ ├── TclCurl7196.dll
│ │ │ ├── mine.bat
│ │ │ ├── mine.tcl
│ │ │ ├── pkgIndex.tcl
│ │ │ └── tclcurl.tcl
│ │ └── program
│ │ ├── DE2_115_50MHash_20110601a.sof
│ │ ├── program-fpga-board.bat
│ │ └── program-fpga-board.tcl
│ ├── src
│ │ ├── fpgaminer_top.v
│ │ ├── main_pll.v
│ │ ├── sha-256-functions.v
│ │ ├── sha256_transform.v
│ │ └── virtual_wire.v
│ └── testbenches
│ ├── DE2_115_makomk_mod
│ │ └── opensource_fpgaminer.mpf
│ ├── opensource_fpgaminer.mpf
│ ├── reverse_hex.tcl
│ ├── test_data.txt
│ └── test_fpgaminer_top.v
└── 比特币源码_Open-Source-FPGA-Bitcoin-Miner-master.zip
50 directories, 260 files
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论