实例介绍
【实例简介】ADAU1701 DSP模块原理图
【实例截图】
【核心代码】
- 28-/56-bit，50 MIPS数字音频处理器
- 2个ADC：信噪比（SNR）100 dB，总谐波失真 噪声（THD N）：-83 dB
- 4个DAC：信噪比（SNR）104 dB, 总谐波失真 噪声（HD N）：-90 dB
-
完全独立操作
从串行EEPROM自动引导
辅助ADC包含4个输入多路复用器，用于模拟控制
通用接口GPIO，用于数字控制与输出 - 完全可编程的SigmaStudio™图形工具
- 28 bit × 28 bit 乘法器，包含56 bit累加器，用于完全双精度处理
- 时钟振荡器利用晶体生成主时钟
- 生成主时钟锁相环（PLL），范围为64 × fS, 256 × fS, 384 × fS, 或512 × fS
- I2S兼容,左对齐和右对齐的灵活串行数据I/O端口以及TDM模式
- 支持192 kHz的最高采样速率
- 内置电压调整器可采用3.3V电源
- 48引脚塑料LQFP封装
好例子网口号：伸出你的我的手 — 分享！
相关软件
小贴士
感谢您为本站写下的评论，您的评论对其它用户来说具有重要的参考价值，所以请认真填写。
- 类似“顶”、“沙发”之类没有营养的文字，对勤劳贡献的楼主来说是令人沮丧的反馈信息。
- 相信您也不想看到一排文字/表情墙，所以请不要反馈意义不大的重复字符，也请尽量不要纯表情的回复。
- 提问之前请再仔细看一遍楼主的说明，或许是您遗漏了。
- 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦，又没人会搭理，于人于己都无利。
关于好例子网
本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享，对搜索内容的合法性不具有预见性、识别性、控制性，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论平台是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定，若资源存在侵权或相关问题请联系本站客服人员，点此联系我们。关于更多版权及免责申明参见 版权及免责申明
网友评论
我要评论