FPGA高精度频率计

一般编程问题

下载此实例

开发语言：Others
实例大小：4.38M
下载次数：6
浏览次数：58
发布时间：2022-10-23
实例类别：一般编程问题
发布人：asaki_dada
文件格式：.zip
所需积分：2

实例介绍

[下载地址]

【实例简介】FPGA高精度频率计

【实例截图】

from clipboard

【核心代码】

.
├── FPGA高精度频率计.zip
├── cfg_verify_result.sbit
├── compile
│ ├── bak
│ │ ├── cmr.db
│ │ └── led1.cmr
│ ├── cmr.db
│ ├── formal.pvf
│ ├── led1.cmr
│ ├── led1_comp.adf
│ ├── logbackup
│ │ ├── run_2022-06-24-16-56-40.log
│ │ ├── run_2022-06-24-17-00-10.log
│ │ ├── run_2022-06-24-17-02-06.log
│ │ ├── run_2022-06-24-18-35-17.log
│ │ ├── run_2022-06-24-19-01-55.log
│ │ ├── run_2022-06-24-20-01-49.log
│ │ ├── run_2022-06-24-20-12-00.log
│ │ ├── run_2022-06-24-20-23-26.log
│ │ └── run_2022-06-24-20-27-12.log
│ └── run.log
├── constraint_backup
│ ├── led1_2022_06_24_20_01_44.fdc
│ ├── led1_2022_06_24_20_23_17.fdc
│ ├── led1_2022_06_24_20_26_46.fdc
│ └── led1_2022_06_24_21_18_06.fdc
├── data.wf
├── device_map
│ ├── bak
│ │ ├── dmr.db
│ │ ├── led1.dmr
│ │ └── led1_dmr.prt
│ ├── dmr.db
│ ├── formal.pvf
│ ├── ins_ads.log
│ ├── ins_rev
│ │ ├── compile
│ │ │ ├── CORES_comp.adf
│ │ │ ├── cmr.db
│ │ │ ├── formal.pvf
│ │ │ ├── logbackup
│ │ │ │ ├── run_2022-06-24-18-35-28.log
│ │ │ │ ├── run_2022-06-24-18-36-45.log
│ │ │ │ ├── run_2022-06-24-18-45-04.log
│ │ │ │ ├── run_2022-06-24-18-48-44.log
│ │ │ │ ├── run_2022-06-24-18-56-58.log
│ │ │ │ ├── run_2022-06-24-19-02-05.log
│ │ │ │ ├── run_2022-06-24-20-02-00.log
│ │ │ │ ├── run_2022-06-24-20-12-11.log
│ │ │ │ ├── run_2022-06-24-20-23-37.log
│ │ │ │ └── run_2022-06-24-20-27-23.log
│ │ │ └── run.log
│ │ ├── cores.fdc
│ │ ├── cores.v
│ │ ├── dbcore.pds
│ │ ├── dbcore.tcl
│ │ ├── flow.log
│ │ ├── impl.tcl
│ │ ├── logbackup
│ │ │ ├── run_2022-06-24-18-35-34.log
│ │ │ ├── run_2022-06-24-18-36-51.log
│ │ │ ├── run_2022-06-24-18-45-10.log
│ │ │ ├── run_2022-06-24-18-48-52.log
│ │ │ ├── run_2022-06-24-18-57-05.log
│ │ │ ├── run_2022-06-24-19-02-13.log
│ │ │ ├── run_2022-06-24-20-02-08.log
│ │ │ ├── run_2022-06-24-20-12-18.log
│ │ │ ├── run_2022-06-24-20-23-44.log
│ │ │ └── run_2022-06-24-20-27-30.log
│ │ ├── run.log
│ │ └── synthesize
│ │ ├── CORES.ccr
│ │ ├── CORES.snr
│ │ ├── CORES_syn.adf
│ │ ├── CORES_syn.vm
│ │ ├── formal.pvf
│ │ ├── logbackup
│ │ │ ├── run_2022-06-24-18-35-34.log
│ │ │ ├── run_2022-06-24-18-36-51.log
│ │ │ ├── run_2022-06-24-18-45-09.log
│ │ │ ├── run_2022-06-24-18-48-52.log
│ │ │ ├── run_2022-06-24-18-57-05.log
│ │ │ ├── run_2022-06-24-19-02-13.log
│ │ │ ├── run_2022-06-24-20-02-08.log
│ │ │ ├── run_2022-06-24-20-12-18.log
│ │ │ ├── run_2022-06-24-20-23-44.log
│ │ │ └── run_2022-06-24-20-27-30.log
│ │ ├── run.log
│ │ └── snr.db
│ ├── led1.dmr
│ ├── led1.pcf
│ ├── led1_dmr.prt
│ ├── led1_map.adf
│ ├── logbackup
│ │ ├── run_2022-06-24-18-35-34.log
│ │ ├── run_2022-06-24-18-36-51.log
│ │ ├── run_2022-06-24-18-45-10.log
│ │ ├── run_2022-06-24-18-48-53.log
│ │ ├── run_2022-06-24-18-57-06.log
│ │ ├── run_2022-06-24-19-02-13.log
│ │ ├── run_2022-06-24-20-02-09.log
│ │ ├── run_2022-06-24-20-12-19.log
│ │ ├── run_2022-06-24-20-23-45.log
│ │ └── run_2022-06-24-20-27-31.log
│ └── run.log
├── generate_bitstream
│ ├── bak
│ │ ├── bgr.db
│ │ ├── led1.bgr
│ │ ├── led1.sbit
│ │ └── led1.smsk
│ ├── bgr.db
│ ├── led1.bgr
│ ├── led1.sbit
│ ├── led1.sfc
│ ├── led1.smsk
│ ├── logbackup
│ │ ├── run_2022-06-24-18-36-09.log
│ │ ├── run_2022-06-24-18-38-21.log
│ │ ├── run_2022-06-24-18-46-06.log
│ │ ├── run_2022-06-24-18-49-55.log
│ │ ├── run_2022-06-24-18-58-12.log
│ │ ├── run_2022-06-24-19-03-07.log
│ │ ├── run_2022-06-24-20-03-07.log
│ │ ├── run_2022-06-24-20-13-15.log
│ │ ├── run_2022-06-24-20-24-40.log
│ │ └── run_2022-06-24-20-28-23.log
│ └── run.log
├── impl.tcl
├── ipcore
│ └── pll
│ ├── generate.log
│ ├── pll.idf
│ ├── pll.v
│ ├── pll_tb.v
│ ├── pll_tmpl.v
│ ├── pll_tmpl.vhdl
│ └── rtl
├── led1.fdc
├── led1.pds
├── log
│ ├── DbgTclCmd.log
│ ├── cfg.log
│ ├── configuration.log
│ ├── dbg.log
│ ├── debugger.log
│ ├── ins.log
│ ├── js.log
│ └── jtagserver.log
├── pack_rtl.tmp
├── pds.log
├── place_route
│ ├── bak
│ │ ├── clock_utilization.txt
│ │ ├── led1.prr
│ │ ├── led1_plc.adf
│ │ ├── led1_pnr.netlist
│ │ ├── led1_prr.prt
│ │ └── prr.db
│ ├── clock_utilization.txt
│ ├── led1.prr
│ ├── led1_plc.adf
│ ├── led1_pnr.adf
│ ├── led1_pnr.netlist
│ ├── led1_prr.prt
│ ├── logbackup
│ │ ├── run_2022-06-24-18-35-56.log
│ │ ├── run_2022-06-24-18-38-08.log
│ │ ├── run_2022-06-24-18-45-52.log
│ │ ├── run_2022-06-24-18-49-28.log
│ │ ├── run_2022-06-24-18-57-50.log
│ │ ├── run_2022-06-24-19-02-45.log
│ │ ├── run_2022-06-24-20-02-44.log
│ │ ├── run_2022-06-24-20-12-52.log
│ │ ├── run_2022-06-24-20-24-17.log
│ │ └── run_2022-06-24-20-28-02.log
│ ├── prr.db
│ └── run.log
├── report_timing
│ ├── bak
│ │ ├── led1.rtr
│ │ └── rtr.db
│ ├── led1.rtr
│ ├── led1_rtp.adf
│ ├── logbackup
│ │ ├── run_2022-06-24-18-36-01.log
│ │ ├── run_2022-06-24-18-38-13.log
│ │ ├── run_2022-06-24-18-45-58.log
│ │ ├── run_2022-06-24-18-49-37.log
│ │ ├── run_2022-06-24-18-57-55.log
│ │ ├── run_2022-06-24-19-02-51.log
│ │ ├── run_2022-06-24-20-02-50.log
│ │ ├── run_2022-06-24-20-12-58.log
│ │ ├── run_2022-06-24-20-24-23.log
│ │ └── run_2022-06-24-20-28-07.log
│ ├── rtr.db
│ └── run.log
├── run.log
├── source
│ ├── led1.v
│ ├── mesureFreq.v
│ ├── phase_diff_detect.v
│ ├── source
│ │ ├── mesureFreq.v
│ │ ├── phase_diff_detect.v
│ │ ├── tx_bps_module.v
│ │ ├── tx_control_module.v
│ │ ├── tx_module.v
│ │ └── uartsent.v
│ ├── tx_bps_module.v
│ ├── tx_control_module.v
│ ├── tx_module.v
│ └── uartsent.v
└── synthesize
├── bak
│ ├── led1.snr
│ ├── led1_syn.vm
│ └── snr.db
├── formal.pvf
├── led1.ccr
├── led1.snr
├── led1_syn.adf
├── led1_syn.fic
├── led1_syn.vm
├── logbackup
│ ├── run_2022-06-24-16-56-43.log
│ ├── run_2022-06-24-17-00-14.log
│ ├── run_2022-06-24-17-02-10.log
│ ├── run_2022-06-24-18-35-21.log
│ ├── run_2022-06-24-19-01-59.log
│ ├── run_2022-06-24-20-01-53.log
│ ├── run_2022-06-24-20-12-04.log
│ ├── run_2022-06-24-20-23-30.log
│ └── run_2022-06-24-20-27-16.log
├── run.log
└── snr.db

31 directories, 205 files

标签： FPGA 高精度频率计

实例下载地址