在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例一般编程问题 → 基于ANSYS的信号和电源完整性设计与分析配套资料

基于ANSYS的信号和电源完整性设计与分析配套资料

一般编程问题

下载此实例
  • 开发语言:Others
  • 实例大小:599.30M
  • 下载次数:17
  • 浏览次数:59
  • 发布时间:2022-09-14
  • 实例类别:一般编程问题
  • 发 布 人:yupw24
  • 文件格式:.zip
  • 所需积分:2

实例介绍

【实例简介】基于ANSYS的信号和电源完整性设计与分析配套资料

【实例截图】

from clipboard

【核心代码】
.
├── ansys工程文件
│   ├── 2_Project
│   │   ├── Ansoft
│   │   │   ├── P3.adsn
│   │   │   ├── P3.adsnresults
│   │   │   │   ├── 4F9F1456145828984419.gif
│   │   │   │   ├── 526A1456145829006321.gif
│   │   │   │   ├── 52C21456145829009023.gif
│   │   │   │   ├── C91456145828366418.gif
│   │   │   │   ├── Circuit1.asol
│   │   │   │   ├── ManagedFiles_Design0.asol
│   │   │   │   └── mf_0
│   │   │   ├── P3.aedb
│   │   │   │   ├── footprint.def
│   │   │   │   ├── footprint0
│   │   │   │   ├── footprint1
│   │   │   │   ├── footprint2
│   │   │   │   ├── footprint3
│   │   │   │   ├── footprint4
│   │   │   │   ├── footprint5
│   │   │   │   ├── footprint6
│   │   │   │   ├── layout.def
│   │   │   │   ├── layout0
│   │   │   │   ├── lock
│   │   │   │   ├── padstack
│   │   │   │   └── padstack.def
│   │   │   ├── PersonalLib
│   │   │   ├── wxmhdmi.adsn
│   │   │   ├── wxmhdmi.adsnresults
│   │   │   │   ├── Circuit1
│   │   │   │   ├── Circuit1.asol
│   │   │   │   ├── ManagedFiles_Design0.asol
│   │   │   │   ├── ManagedFiles_Design2.asol
│   │   │   │   ├── ManagedFiles_Design3.asol
│   │   │   │   ├── ManagedFiles_Design4.asol
│   │   │   │   ├── ManagedFiles_Design5.asol
│   │   │   │   ├── ManagedFiles_Design6.asol
│   │   │   │   ├── ManagedFiles_Design7.asol
│   │   │   │   ├── mf_0
│   │   │   │   └── sss_8e2febe39f22e7e212b8a3bf6fa43b98_12.sss
│   │   │   ├── wxmhdmi.aedb
│   │   │   │   ├── footprint.def
│   │   │   │   ├── footprint0
│   │   │   │   ├── footprint1
│   │   │   │   ├── footprint10
│   │   │   │   ├── footprint11
│   │   │   │   ├── footprint12
│   │   │   │   ├── footprint13
│   │   │   │   ├── footprint14
│   │   │   │   ├── footprint15
│   │   │   │   ├── footprint16
│   │   │   │   ├── footprint17
│   │   │   │   ├── footprint18
│   │   │   │   ├── footprint2
│   │   │   │   ├── footprint3
│   │   │   │   ├── footprint4
│   │   │   │   ├── footprint5
│   │   │   │   ├── footprint6
│   │   │   │   ├── footprint7
│   │   │   │   ├── footprint8
│   │   │   │   ├── footprint9
│   │   │   │   ├── layout.def
│   │   │   │   ├── layout0
│   │   │   │   ├── lock
│   │   │   │   ├── padstack
│   │   │   │   └── padstack.def
│   │   │   └── wxmhdmi_1.aedb
│   │   │       ├── footprint.def
│   │   │       ├── footprint0
│   │   │       ├── footprint1
│   │   │       ├── footprint11
│   │   │       ├── footprint12
│   │   │       ├── footprint15
│   │   │       ├── footprint19
│   │   │       ├── footprint20
│   │   │       ├── footprint21
│   │   │       ├── footprint22
│   │   │       ├── footprint23
│   │   │       ├── footprint24
│   │   │       ├── footprint25
│   │   │       ├── footprint26
│   │   │       ├── footprint27
│   │   │       ├── footprint28
│   │   │       ├── footprint3
│   │   │       ├── footprint4
│   │   │       ├── footprint5
│   │   │       ├── footprint9
│   │   │       ├── layout.def
│   │   │       ├── layout0
│   │   │       ├── lock
│   │   │       ├── padstack
│   │   │       └── padstack.def
│   │   ├── HDMI_designkit
│   │   │   ├── HyperLynx.xml
│   │   │   ├── Molex_HDMI_cable_4port.pls
│   │   │   ├── Molex_HDMI_cable_4port.s4p
│   │   │   ├── Molex_HDMI_cable_8port.s8p
│   │   │   ├── S8p model 1m HDMI 887689800.pdf
│   │   │   ├── TMDS_stimulus.bit
│   │   │   ├── Untitled.ffs
│   │   │   ├── User.mask
│   │   │   ├── coS.log
│   │   │   ├── ep4sgx230kf40_f1517.ibs
│   │   │   ├── models.ini
│   │   │   ├── pci_express.ibs
│   │   │   ├── test.dcs
│   │   │   ├── test.ffs
│   │   │   ├── test.pjh
│   │   │   ├── test_cable_TMDS341_trial.ffs
│   │   │   ├── test_cable_TMDS341_trial.pjh
│   │   │   ├── test_coupling.pjh
│   │   │   ├── test_for_inter_pair_skew.ffs
│   │   │   ├── test_for_inter_pair_skew.pjh
│   │   │   ├── test_for_intra_pair_skew.ffs
│   │   │   ├── test_for_intra_pair_skew.pjh
│   │   │   └── tmds341.ibs
│   │   ├── Molex_HDMI_cable_4port.s4p
│   │   ├── Molex_HDMI_cable_8port.s8p
│   │   ├── PersonalLib
│   │   ├── Project1.aedt
│   │   ├── Project1.aedtresults
│   │   │   ├── HFSSDesign1.asol
│   │   │   ├── HFSSDesign1.results
│   │   │   │   ├── DV53_MI0_V46.sd
│   │   │   │   ├── DV53_S50_ADP0_V0.sd
│   │   │   │   ├── DV53_S50_ADP1_V0.sd
│   │   │   │   ├── DV53_S50_ADP2_V0.sd
│   │   │   │   ├── DV53_S50_ADP3_V0.sd
│   │   │   │   ├── DV53_S50_ADP4_V0.sd
│   │   │   │   ├── DV53_S50_ADP5_V0.sd
│   │   │   │   ├── DV53_S50_ADP6_V0.sd
│   │   │   │   ├── DV53_S50_ADP7_V0.sd
│   │   │   │   ├── DV53_S50_ADP8_V0.sd
│   │   │   │   ├── DV53_S50_ADP9_V0.sd
│   │   │   │   ├── DV53_S50_MI0_V0.sd
│   │   │   │   ├── DV53_S50_V0.cmesh
│   │   │   │   ├── DV53_S50_V0.profile
│   │   │   │   ├── DV53_S50_V0.sfmesh
│   │   │   │   ├── DV53_S52_V0_F97
│   │   │   │   ├── DV53_SOL51_M1_V0.sd
│   │   │   │   ├── DV53_SOL51_M2_V0.sd
│   │   │   │   ├── DV53_SOL51_M3_V0.sd
│   │   │   │   ├── DV53_SOL51_M4_V0.sd
│   │   │   │   ├── DV53_SOL51_M5_V0.sd
│   │   │   │   ├── DV53_SOL51_M6_V0.sd
│   │   │   │   ├── DV53_SOL51_M7_V0.sd
│   │   │   │   ├── DV53_SOL51_M8_V0.sd
│   │   │   │   ├── DV53_SOL51_M9_V0.sd
│   │   │   │   ├── DV53_SOL52_M0_V0.sd
│   │   │   │   ├── DV53_SOL54_M0_V0.sd
│   │   │   │   └── DV53_V46.imesh
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   └── mf_0
│   │   │       ├── GeometryCache
│   │   │       ├── radfld
│   │   │       └── svcache
│   │   ├── Project1.hfss
│   │   ├── Project1.hfssresults
│   │   │   ├── HFSSDesign1.asol
│   │   │   ├── HFSSDesign1.results
│   │   │   │   ├── DV53_MI0_V46.sd
│   │   │   │   ├── DV53_S50_ADP0_V146.sd
│   │   │   │   ├── DV53_S50_ADP1_V147.sd
│   │   │   │   ├── DV53_S50_ADP2_V148.sd
│   │   │   │   ├── DV53_S50_ADP3_V149.sd
│   │   │   │   ├── DV53_S50_ADP4_V150.sd
│   │   │   │   ├── DV53_S50_ADP5_V151.sd
│   │   │   │   ├── DV53_S50_ADP6_V152.sd
│   │   │   │   ├── DV53_S50_ADP7_V153.sd
│   │   │   │   ├── DV53_S50_ADP8_V154.sd
│   │   │   │   ├── DV53_S50_ADP9_V155.sd
│   │   │   │   ├── DV53_S50_MI0_V0.sd
│   │   │   │   ├── DV53_S50_V0.cmesh
│   │   │   │   ├── DV53_S50_V0.profile
│   │   │   │   ├── DV53_S50_V0.sfmesh
│   │   │   │   ├── DV53_S52_V0_F97
│   │   │   │   ├── DV53_SOL51_A0_V0.sd
│   │   │   │   ├── DV53_SOL51_A1_V0.sd
│   │   │   │   ├── DV53_SOL51_A2_V0.sd
│   │   │   │   ├── DV53_SOL51_A3_V0.sd
│   │   │   │   ├── DV53_SOL51_A4_V0.sd
│   │   │   │   ├── DV53_SOL51_A5_V0.sd
│   │   │   │   ├── DV53_SOL51_A6_V0.sd
│   │   │   │   ├── DV53_SOL51_A7_V0.sd
│   │   │   │   ├── DV53_SOL51_A8_V0.sd
│   │   │   │   ├── DV53_SOL51_A9_V0.sd
│   │   │   │   ├── DV53_SOL51_M1_V0.sd
│   │   │   │   ├── DV53_SOL51_M2_V0.sd
│   │   │   │   ├── DV53_SOL51_M3_V0.sd
│   │   │   │   ├── DV53_SOL51_M4_V0.sd
│   │   │   │   ├── DV53_SOL51_M5_V0.sd
│   │   │   │   ├── DV53_SOL51_M6_V0.sd
│   │   │   │   ├── DV53_SOL51_M7_V0.sd
│   │   │   │   ├── DV53_SOL51_M8_V0.sd
│   │   │   │   ├── DV53_SOL51_M9_V0.sd
│   │   │   │   ├── DV53_SOL52_M0_V0.sd
│   │   │   │   ├── DV53_SOL54_M0_V0.sd
│   │   │   │   └── DV53_V46.imesh
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   └── mf_0
│   │   │       ├── GeometryCache
│   │   │       ├── radfld
│   │   │       └── svcache
│   │   ├── Project2.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint1
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint17
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint19
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint21
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint23
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint25
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint27
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint28
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint29
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint31
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint58
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint59
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint62
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project2.aedt
│   │   ├── Project2.aedt.lock
│   │   ├── Project2.aedtresults
│   │   │   ├── Circuit1
│   │   │   │   ├── DV81_S75_V95.cir.log
│   │   │   │   ├── DV81_S75_V95.cir.nxm
│   │   │   │   ├── DV81_S78_V95.cir.log
│   │   │   │   ├── DV81_S78_V95.cir.nxm
│   │   │   │   └── temp
│   │   │   ├── Circuit1 (2).asol
│   │   │   ├── Circuit1.asol
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   ├── ManagedFiles_Design10.asol
│   │   │   ├── ManagedFiles_Design11.asol
│   │   │   ├── ManagedFiles_Design12.asol
│   │   │   ├── ManagedFiles_Design13.asol
│   │   │   ├── ManagedFiles_Design14.asol
│   │   │   ├── ManagedFiles_Design15.asol
│   │   │   ├── ManagedFiles_Design16.asol
│   │   │   ├── ManagedFiles_Design17.asol
│   │   │   ├── ManagedFiles_Design18.asol
│   │   │   ├── ManagedFiles_Design19.asol
│   │   │   ├── ManagedFiles_Design2.asol
│   │   │   ├── ManagedFiles_Design20.asol
│   │   │   ├── ManagedFiles_Design21.asol
│   │   │   ├── ManagedFiles_Design22.asol
│   │   │   ├── ManagedFiles_Design23.asol
│   │   │   ├── ManagedFiles_Design24.asol
│   │   │   ├── ManagedFiles_Design25.asol
│   │   │   ├── ManagedFiles_Design26.asol
│   │   │   ├── ManagedFiles_Design27.asol
│   │   │   ├── ManagedFiles_Design28.asol
│   │   │   ├── ManagedFiles_Design29.asol
│   │   │   ├── ManagedFiles_Design3.asol
│   │   │   ├── ManagedFiles_Design30.asol
│   │   │   ├── ManagedFiles_Design31.asol
│   │   │   ├── ManagedFiles_Design32.asol
│   │   │   ├── ManagedFiles_Design33.asol
│   │   │   ├── ManagedFiles_Design34.asol
│   │   │   ├── ManagedFiles_Design35.asol
│   │   │   ├── ManagedFiles_Design36.asol
│   │   │   ├── ManagedFiles_Design37.asol
│   │   │   ├── ManagedFiles_Design38.asol
│   │   │   ├── ManagedFiles_Design39.asol
│   │   │   ├── ManagedFiles_Design4.asol
│   │   │   ├── ManagedFiles_Design40.asol
│   │   │   ├── ManagedFiles_Design41.asol
│   │   │   ├── ManagedFiles_Design42.asol
│   │   │   ├── ManagedFiles_Design43.asol
│   │   │   ├── ManagedFiles_Design44.asol
│   │   │   ├── ManagedFiles_Design45.asol
│   │   │   ├── ManagedFiles_Design46.asol
│   │   │   ├── ManagedFiles_Design47.asol
│   │   │   ├── ManagedFiles_Design48.asol
│   │   │   ├── ManagedFiles_Design49.asol
│   │   │   ├── ManagedFiles_Design5.asol
│   │   │   ├── ManagedFiles_Design50.asol
│   │   │   ├── ManagedFiles_Design51.asol
│   │   │   ├── ManagedFiles_Design52.asol
│   │   │   ├── ManagedFiles_Design53.asol
│   │   │   ├── ManagedFiles_Design54.asol
│   │   │   ├── ManagedFiles_Design55.asol
│   │   │   ├── ManagedFiles_Design56.asol
│   │   │   ├── ManagedFiles_Design57.asol
│   │   │   ├── ManagedFiles_Design58.asol
│   │   │   ├── ManagedFiles_Design6.asol
│   │   │   ├── ManagedFiles_Design7.asol
│   │   │   ├── ManagedFiles_Design8.asol
│   │   │   ├── ManagedFiles_Design9.asol
│   │   │   ├── __COPIED__
│   │   │   │   └── temp
│   │   │   ├── mf_0
│   │   │   │   └── svcache
│   │   │   └── sss_8e2febe39f22e7e212b8a3bf6fa43b98_12.sss
│   │   ├── Project2_8.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project2_9.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   └── padstack.def
│   │   ├── Project3.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint.def
│   │   │   ├── footprint0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint1
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint10
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint11
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint12
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint13
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint14
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint15
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint16
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint17
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint18
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint19
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint2
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint20
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint21
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint22
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint23
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint24
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint25
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint26
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint27
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint28
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint29
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint3
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint30
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint31
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint32
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint33
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint34
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint35
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint36
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint37
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint38
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint39
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint4
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint40
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint41
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint5
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint6
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint7
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint8
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint9
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout.def
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout1
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout10
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout11
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout12
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout2
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout3
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout4
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout5
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout6
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout7
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout8
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout9
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── padstack.def
│   │   │   └── padstack.def
│   │   ├── Project3.aedt
│   │   ├── Project3.aedt.auto
│   │   ├── Project3.aedt.lock
│   │   ├── Project3.aedtresults
│   │   │   ├── Circuit1
│   │   │   │   └── temp
│   │   │   ├── Circuit1.asol
│   │   │   ├── Circuit1.asol_priv
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   ├── ManagedFiles_Design10.asol
│   │   │   ├── ManagedFiles_Design11.asol
│   │   │   ├── ManagedFiles_Design12.asol
│   │   │   ├── ManagedFiles_Design13.asol
│   │   │   ├── ManagedFiles_Design14.asol
│   │   │   ├── ManagedFiles_Design15.asol
│   │   │   ├── ManagedFiles_Design16.asol
│   │   │   ├── ManagedFiles_Design17.asol
│   │   │   ├── ManagedFiles_Design18.asol
│   │   │   ├── ManagedFiles_Design19.asol
│   │   │   ├── ManagedFiles_Design2.asol
│   │   │   ├── ManagedFiles_Design20.asol
│   │   │   ├── ManagedFiles_Design21.asol
│   │   │   ├── ManagedFiles_Design22.asol
│   │   │   ├── ManagedFiles_Design23.asol
│   │   │   ├── ManagedFiles_Design24.asol
│   │   │   ├── ManagedFiles_Design25.asol
│   │   │   ├── ManagedFiles_Design26.asol
│   │   │   ├── ManagedFiles_Design27.asol
│   │   │   ├── ManagedFiles_Design28.asol
│   │   │   ├── ManagedFiles_Design29.asol
│   │   │   ├── ManagedFiles_Design3.asol
│   │   │   ├── ManagedFiles_Design30.asol
│   │   │   ├── ManagedFiles_Design31.asol
│   │   │   ├── ManagedFiles_Design32.asol
│   │   │   ├── ManagedFiles_Design33.asol
│   │   │   ├── ManagedFiles_Design34.asol
│   │   │   ├── ManagedFiles_Design35.asol
│   │   │   ├── ManagedFiles_Design4.asol
│   │   │   ├── ManagedFiles_Design5.asol
│   │   │   ├── ManagedFiles_Design6.asol
│   │   │   ├── ManagedFiles_Design7.asol
│   │   │   ├── ManagedFiles_Design8.asol
│   │   │   ├── ManagedFiles_Design9.asol
│   │   │   ├── mf_0
│   │   │   │   └── svcache
│   │   │   └── sss_8e2febe39f22e7e212b8a3bf6fa43b98_12.sss
│   │   ├── Project4.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project4.aedt
│   │   ├── Project4.aedtresults
│   │   │   ├── Circuit1
│   │   │   │   ├── DV57_S49_V0.cir.log
│   │   │   │   ├── DV57_S49_V0.cir.nxm
│   │   │   │   ├── DV57_S55_V0.cir.log
│   │   │   │   └── DV57_S55_V0.cir.nxm
│   │   │   ├── Circuit1.asol
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   ├── mf_0
│   │   │   │   └── svcache
│   │   │   └── sss_8e2febe39f22e7e212b8a3bf6fa43b98_12.sss
│   │   ├── Project4_1.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project4_2.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project4_3.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint2
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint3
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project4_4.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint11
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint13
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint16
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint17
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint18
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint2
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint37
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint38
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint5
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint51
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint7
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint9
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project5.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint10
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint12
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint13
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint14
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint15
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint16
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint17
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint18
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint2
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint20
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint4
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint6
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint8
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project5.aedt
│   │   ├── Project5.aedtresults
│   │   │   ├── Circuit1
│   │   │   │   ├── DV37_S33_V0.cir.log
│   │   │   │   ├── DV37_S33_V0.cir.nxm
│   │   │   │   ├── DV37_S35_V0.cir.log
│   │   │   │   └── DV37_S35_V0.cir.nxm
│   │   │   ├── Circuit1.asol
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   ├── mf_0
│   │   │   │   └── svcache
│   │   │   └── sss_c89f16b9f26ba7786458139144dc3e66_4.sss
│   │   ├── Project5_1.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint1
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint14
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint15
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint16
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint17
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint18
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint19
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint20
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint3
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint5
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint7
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint9
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project6.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint1
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   └── padstack.def
│   │   ├── Project6.aedt.lock
│   │   ├── Project6.aedtresults
│   │   │   └── Circuit1
│   │   │       └── temp
│   │   ├── User.mask
│   │   ├── allegro.jrl
│   │   ├── cn0cp011.hfss
│   │   ├── cn0cp011.hfssresults
│   │   │   ├── HFSSModel1.results
│   │   │   └── mf_0
│   │   │       ├── GeometryCache
│   │   │       ├── radfld
│   │   │       └── svcache
│   │   ├── extract.log,1
│   │   ├── extract.log,2
│   │   ├── pciep0n0.hfss
│   │   ├── pciep0n0.hfssresults
│   │   ├── s4_pcie_devkit_revb.brd
│   │   ├── s4_pcie_devkit_revb.cmp
│   │   ├── s4_pcie_devkit_revb_v2.anf
│   │   ├── s4_pcie_devkit_revb_v2.log
│   │   ├── s4_pcie_devkit_revb_v2.siw
│   │   ├── s4_pcie_devkit_revb_v2.siwaveresults
│   │   │   ├── 0000
│   │   │   │   ├── 0000.exec
│   │   │   │   ├── 0000.prof
│   │   │   │   ├── 0000.running
│   │   │   │   └── 0000.siw
│   │   │   ├── 0001
│   │   │   │   ├── 0001.exec
│   │   │   │   ├── 0001.running
│   │   │   │   └── 0001.siw
│   │   │   ├── 0002
│   │   │   │   ├── 0002.exec
│   │   │   │   ├── 0002.running
│   │   │   │   └── 0002.siw
│   │   │   ├── 0003
│   │   │   │   ├── 0003.exec
│   │   │   │   ├── 0003.running
│   │   │   │   └── 0003.siw
│   │   │   ├── s4_pcie_devkit_revb_v2.ResultsInfo
│   │   │   ├── s4_pcie_devkit_revb_v2.aplt
│   │   │   ├── s4_pcie_devkit_revb_v2.asol
│   │   │   ├── s4_pcie_devkit_revb_v2.siwaveresults
│   │   │   │   ├── ManagedFiles_Design-1.asol
│   │   │   │   ├── ManagedFiles_Design1.asol
│   │   │   │   ├── mf_-1
│   │   │   │   ├── mf_1
│   │   │   │   ├── s4_pcie_devkit_revb_v2.asol
│   │   │   │   └── s4_pcie_devkit_revb_v2.results
│   │   │   └── valchk
│   │   │       ├── valchk.aborted
│   │   │       ├── valchk.prof
│   │   │       ├── valchk.result
│   │   │       └── valchk.siw
│   │   ├── s4_pcie_devkit_revb_v22.log
│   │   ├── s4_pcie_devkit_revb_v22.s12p
│   │   ├── s4_pcie_devkit_revb_v22.siw
│   │   ├── s4_pcie_devkit_revb_v22.siwaveresults
│   │   │   ├── 0000_TMDS_SYZ_Sweep
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.Sbin
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.Ybin
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.Zbin
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.cmd
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.cpminfo
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.dfv
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.exec
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.fac
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.finished
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.fpm
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.gridstats
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.ipr
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.lmap
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.loops
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.lprof
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.mfc
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.model
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.msh
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.net
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.nni
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.pnt
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.ppb
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.prof
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.simlog
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.siw
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.slog
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.stk
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.syzinfo
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep.vstk
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep_Sdc.bin
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep_Sdc.dat
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep_gp.slog
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep_input.loops
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep_invalid_input.loops
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep_output.fac
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep_output.loops
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep_output.map
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep_output.mfc
│   │   │   │   ├── 0000_TMDS_SYZ_Sweep_output.pnt
│   │   │   │   ├── CouplingTime.txt
│   │   │   │   ├── Performance.txt
│   │   │   │   ├── Segments.txt
│   │   │   │   ├── SegmentsZ.txt
│   │   │   │   ├── Splits.txt
│   │   │   │   ├── StatisticsSplits.txt
│   │   │   │   ├── StatisticsTraces.txt
│   │   │   │   ├── Traces.txt
│   │   │   │   ├── coupled_vias.txt
│   │   │   │   ├── dcsolns
│   │   │   │   ├── dcthermal
│   │   │   │   ├── profile
│   │   │   │   └── solver_initialized.txt
│   │   │   ├── s4_pcie_devkit_revb_v22.asol
│   │   │   └── valchk
│   │   │       ├── valchk.prof
│   │   │       ├── valchk.result
│   │   │       └── valchk_error_warning.log
│   │   ├── signoise.run
│   │   │   ├── case1
│   │   │   ├── cases.cfg
│   │   │   └── cases.cfg,1
│   │   ├── tmds341.ibs
│   │   └── wxmhdmi.s12p
│   ├── 3_Project
│   │   ├── CL21B104KACNNN.s2p
│   │   ├── Mentor_AMI_Rx.ami
│   │   ├── Mentor_AMI_Rx.dll
│   │   ├── Mentor_AMI_Tx.ami
│   │   ├── Mentor_AMI_Tx.dll
│   │   ├── Mentor_AMI_Tx_log.xml
│   │   ├── Mentor_AMI_Tx_parameters.xml
│   │   ├── ami7.adsn
│   │   ├── ami7.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint11
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint12
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint14
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint15
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint16
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint17
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint2
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint22
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint23
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint24
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint25
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint26
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint3
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint30
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint31
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint4
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint5
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint6
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint7
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint8
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint9
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout1
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout6
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── ami_getwave_resp.txt
│   │   ├── ami_init_resp.txt
│   │   ├── cn0cp011.hfss
│   │   ├── cn0cp011.hfssportInfo
│   │   ├── cn0cp011.hfssresults
│   │   │   ├── HFSSModel1.asol
│   │   │   ├── HFSSModel1.results
│   │   │   │   ├── DV204_MI0_V163.sd
│   │   │   │   ├── DV204_S6_MI0_V163.sd
│   │   │   │   ├── DV204_S6_THM_V0.sd
│   │   │   │   ├── DV204_S6_V163.cmesh
│   │   │   │   ├── DV204_S6_V163.profile
│   │   │   │   ├── DV204_S9_V164_F215
│   │   │   │   ├── DV204_SOL73_A0_V164.sd
│   │   │   │   ├── DV204_SOL73_A10_V164.sd
│   │   │   │   ├── DV204_SOL73_A11_V164.sd
│   │   │   │   ├── DV204_SOL73_A12_V164.sd
│   │   │   │   ├── DV204_SOL73_A1_V164.sd
│   │   │   │   ├── DV204_SOL73_A2_V164.sd
│   │   │   │   ├── DV204_SOL73_A3_V164.sd
│   │   │   │   ├── DV204_SOL73_A4_V164.sd
│   │   │   │   ├── DV204_SOL73_A5_V164.sd
│   │   │   │   ├── DV204_SOL73_A6_V164.sd
│   │   │   │   ├── DV204_SOL73_A7_V164.sd
│   │   │   │   ├── DV204_SOL73_A8_V164.sd
│   │   │   │   ├── DV204_SOL73_A9_V164.sd
│   │   │   │   ├── DV204_SOL73_M10_V164.sd
│   │   │   │   ├── DV204_SOL73_M11_V164.sd
│   │   │   │   ├── DV204_SOL73_M12_V164.sd
│   │   │   │   ├── DV204_SOL73_M1_V164.sd
│   │   │   │   ├── DV204_SOL73_M2_V164.sd
│   │   │   │   ├── DV204_SOL73_M3_V164.sd
│   │   │   │   ├── DV204_SOL73_M4_V164.sd
│   │   │   │   ├── DV204_SOL73_M5_V164.sd
│   │   │   │   ├── DV204_SOL73_M6_V164.sd
│   │   │   │   ├── DV204_SOL73_M7_V164.sd
│   │   │   │   ├── DV204_SOL73_M8_V164.sd
│   │   │   │   ├── DV204_SOL73_M9_V164.sd
│   │   │   │   ├── DV204_SOL99_M0_V164.sd
│   │   │   │   ├── DV204_SOL9_M0_V164.sd
│   │   │   │   └── DV204_V163.imesh
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   └── mf_0
│   │   │       ├── GeometryCache
│   │   │       ├── radfld
│   │   │       └── svcache
│   │   ├── ep4sgx230kf40_f1517.ibs
│   │   ├── pciep0n0.hfss
│   │   ├── pciep0n0.hfssportInfo
│   │   ├── pciep0n0.hfssresults
│   │   ├── s4_pcie_devkit_revb.brd
│   │   ├── s4_pcie_devkit_revb.cmp
│   │   ├── s4_pcie_devkit_revb_v2.anf
│   │   ├── s4_pcie_devkit_revb_v2_diff.s4p
│   │   ├── s4_pcie_tx_n0_p0.log
│   │   ├── s4_pcie_tx_n0_p0.siw
│   │   ├── s4_pcie_tx_n0_p0.siwaveresults
│   │   │   └── 0000
│   │   │       ├── 0000.aborted
│   │   │       ├── 0000.cpminfo
│   │   │       ├── 0000.dmc
│   │   │       ├── 0000.dom
│   │   │       ├── 0000.exec
│   │   │       ├── 0000.gridstats
│   │   │       ├── 0000.prof
│   │   │       ├── 0000.psisyzinfo
│   │   │       ├── 0000.s2p
│   │   │       ├── 0000.siw
│   │   │       ├── 0000.sp
│   │   │       ├── 0000_AC.log
│   │   │       ├── 0000_AC_Error.log
│   │   │       ├── 0000_Consolidate.xml
│   │   │       ├── 0000_PSI.log
│   │   │       ├── 0000_Port
│   │   │       └── asp.log
│   │   ├── siwave_trance.log
│   │   ├── siwave_trance.s4p
│   │   ├── siwave_trance.siw
│   │   └── siwave_trance.siwaveresults
│   │       ├── 0000
│   │       │   ├── 0000.Sbin
│   │       │   ├── 0000.Ybin
│   │       │   ├── 0000.Zbin
│   │       │   ├── 0000.cmd
│   │       │   ├── 0000.cpminfo
│   │       │   ├── 0000.dfv
│   │       │   ├── 0000.exec
│   │       │   ├── 0000.fac
│   │       │   ├── 0000.finished
│   │       │   ├── 0000.fpm
│   │       │   ├── 0000.gridstats
│   │       │   ├── 0000.ids
│   │       │   ├── 0000.lmap
│   │       │   ├── 0000.loops
│   │       │   ├── 0000.lprof
│   │       │   ├── 0000.mfc
│   │       │   ├── 0000.model
│   │       │   ├── 0000.msh
│   │       │   ├── 0000.net
│   │       │   ├── 0000.pnt
│   │       │   ├── 0000.ppb
│   │       │   ├── 0000.prof
│   │       │   ├── 0000.siw
│   │       │   ├── 0000.slog
│   │       │   ├── 0000.stk
│   │       │   ├── 0000.syzinfo
│   │       │   ├── 0000.vstk
│   │       │   ├── 0000_gp.slog
│   │       │   ├── 0000_ids_data.tmp
│   │       │   ├── 0000_input.loops
│   │       │   ├── 0000_input_loops.sm2
│   │       │   ├── 0000_invalid_input.loops
│   │       │   ├── 0000_output.fac
│   │       │   ├── 0000_output.loops
│   │       │   ├── 0000_output.map
│   │       │   ├── 0000_output.mfc
│   │       │   ├── 0000_output.pnt
│   │       │   ├── CouplingTime.txt
│   │       │   ├── Performance.txt
│   │       │   ├── Segments.txt
│   │       │   ├── SegmentsZ.txt
│   │       │   ├── Splits.txt
│   │       │   ├── StatisticsPlaneEdges.txt
│   │       │   ├── StatisticsSplits.txt
│   │       │   ├── StatisticsTraces.txt
│   │       │   ├── Traces.txt
│   │       │   ├── coupled_vias.txt
│   │       │   ├── polygons.m
│   │       │   ├── polygons_pieces.m
│   │       │   ├── profile
│   │       │   └── solver_initialized.txt
│   │       ├── siwave_trance.ResultsInfo
│   │       ├── siwave_trance.aplt
│   │       ├── siwave_trance.asol
│   │       ├── siwave_trance.siwaveresults
│   │       │   ├── ManagedFiles_Design-1.asol
│   │       │   ├── mf_-1
│   │       │   ├── siwave_trance.asol
│   │       │   └── siwave_trance.results
│   │       └── valchk
│   │           ├── valchk.prof
│   │           ├── valchk.result
│   │           └── valchk.siw
│   ├── 4_Project
│   │   ├── AMI_Model
│   │   │   ├── Altera_AMI_Tx .ami
│   │   │   ├── Altera_AMI_Tx .dll
│   │   │   ├── Altera_AMI_Tx .xml
│   │   │   ├── Altera_AMI_Tx _log.xml
│   │   │   ├── Altera_AMI_Tx _parameters.xml
│   │   │   └── ~$rectory_Contents.doc
│   │   ├── Candence_Brd
│   │   │   ├── allegro.jrl
│   │   │   ├── allegro.jrl,1
│   │   │   ├── idf_out.log
│   │   │   ├── s5gx_si-eval_revd.brd
│   │   │   └── s5gx_si-eval_revd.cmp
│   │   ├── Designer_simulation
│   │   │   ├── PS.mask
│   │   │   ├── SCC22.tab
│   │   │   ├── SDD22.tab
│   │   │   ├── Sys_Simulation.aedb
│   │   │   │   ├── footprint.def
│   │   │   │   ├── footprint10
│   │   │   │   ├── footprint13
│   │   │   │   ├── footprint14
│   │   │   │   ├── footprint15
│   │   │   │   ├── footprint16
│   │   │   │   ├── footprint18
│   │   │   │   ├── footprint2
│   │   │   │   ├── footprint20
│   │   │   │   ├── footprint21
│   │   │   │   ├── footprint22
│   │   │   │   ├── footprint23
│   │   │   │   ├── footprint26
│   │   │   │   ├── footprint27
│   │   │   │   ├── footprint28
│   │   │   │   ├── footprint29
│   │   │   │   ├── footprint30
│   │   │   │   ├── footprint31
│   │   │   │   ├── footprint32
│   │   │   │   ├── footprint33
│   │   │   │   ├── footprint34
│   │   │   │   ├── footprint35
│   │   │   │   ├── footprint36
│   │   │   │   ├── footprint37
│   │   │   │   ├── footprint38
│   │   │   │   ├── footprint39
│   │   │   │   ├── footprint4
│   │   │   │   ├── footprint5
│   │   │   │   ├── footprint6
│   │   │   │   ├── footprint7
│   │   │   │   ├── layout.def
│   │   │   │   ├── layout0
│   │   │   │   ├── layout1
│   │   │   │   ├── layout2
│   │   │   │   ├── lock
│   │   │   │   ├── padstack
│   │   │   │   └── padstack.def
│   │   │   ├── Sys_Simulation.aedt
│   │   │   ├── Sys_Simulation.aedtresults
│   │   │   │   ├── AMI_EYE
│   │   │   │   ├── AMI_EYE.asol
│   │   │   │   ├── ManagedFiles_Design0.asol
│   │   │   │   ├── ManagedFiles_Design2.asol
│   │   │   │   ├── ManagedFiles_Design25.asol
│   │   │   │   ├── ManagedFiles_Design26.asol
│   │   │   │   ├── ManagedFiles_Design27.asol
│   │   │   │   ├── ManagedFiles_Design28.asol
│   │   │   │   ├── ManagedFiles_Design29.asol
│   │   │   │   ├── ManagedFiles_Design8.asol
│   │   │   │   ├── S_Paraments
│   │   │   │   ├── S_Paraments.asol
│   │   │   │   ├── TDR_para
│   │   │   │   ├── TDR_para.asol
│   │   │   │   ├── mf_0
│   │   │   │   ├── mf_2
│   │   │   │   ├── mf_8
│   │   │   │   ├── sss_9bb74a58546e95866d49cb6812cb26_4.sss
│   │   │   │   ├── sss_d160e98c3343873eaf586d1fe5777f0_4.sss
│   │   │   │   └── sss_d93466102b30cd4880fed8f15fffc2c7_4.sss
│   │   │   ├── UI.mask
│   │   │   └── debug_log.scr1
│   │   ├── Pkg
│   │   │   └── svgx_tx_pkg.s4p
│   │   ├── SFP_channel
│   │   │   └── SFP_channel.s4p
│   │   ├── SIwave_simulation
│   │   │   ├── SFP_Chanel
│   │   │   │   ├── SFP_Chanel.log
│   │   │   │   ├── SFP_Chanel.s4p
│   │   │   │   ├── SFP_Chanel.siw
│   │   │   │   └── SFP_Chanel.siwaveresults
│   │   │   ├── SFP_Chanel.s4p
│   │   │   ├── SFP_Channel.log
│   │   │   ├── SFP_Channel.siw
│   │   │   ├── SFP_Channel.siw.lock
│   │   │   ├── SFP_Channel.siwaveresults
│   │   │   │   ├── 0000
│   │   │   │   ├── SFP_Channel.ResultsInfo
│   │   │   │   ├── SFP_Channel.aplt
│   │   │   │   ├── SFP_Channel.asol
│   │   │   │   ├── SFP_Channel.siwaveresults
│   │   │   │   └── valchk
│   │   │   ├── crosstalk.log
│   │   │   ├── crosstalk.siw
│   │   │   ├── crosstalk.siw.lock
│   │   │   ├── crosstalk.siwaveresults
│   │   │   │   └── 0000
│   │   │   ├── s5gx_board.anf
│   │   │   ├── s5gx_board.log
│   │   │   ├── s5gx_board.siw
│   │   │   ├── s5gx_board.siw.lock
│   │   │   ├── s5gx_board.siwaveresults
│   │   │   │   ├── s5gx_board.ResultsInfo
│   │   │   │   ├── s5gx_board.asol
│   │   │   │   └── valchk
│   │   │   └── s5gx_si-eval_revd.cmp
│   │   └── molex_connect
│   │       ├── EE-74441-001.pdf
│   │       └── SP-74441-001 -A- -1- -pcasher- -RELEASE- -EE_DOCS-.s8p
│   ├── 5_Project
│   │   ├── 3D 2.5D
│   │   │   ├── A0.top
│   │   │   ├── DDR3BOT_DQS.top
│   │   │   ├── DDR3BOT_DQS_N1.top
│   │   │   ├── DDR3BOT_DQS_Vverify.top
│   │   │   ├── DDR3_A0
│   │   │   │   ├── A0.top
│   │   │   │   ├── devices.dml
│   │   │   │   ├── ibis_models.inc,1
│   │   │   │   ├── interconn.iml
│   │   │   │   ├── interconn.iml,1
│   │   │   │   ├── signoise.log
│   │   │   │   ├── signoise.log,1
│   │   │   │   ├── signoise.log,2
│   │   │   │   ├── signoise.log,3
│   │   │   │   ├── sigxp.jrl
│   │   │   │   ├── sigxp.jrl,1
│   │   │   │   ├── sigxp.run
│   │   │   │   └── sigxp_sparamgen_report.log
│   │   │   ├── Designer
│   │   │   │   ├── DDRBOT_DQS_1.adsn
│   │   │   │   ├── DDRBOT_DQS_1.adsn.lock
│   │   │   │   └── DDRBOT_DQS_1.adsnresults
│   │   │   ├── Siwave
│   │   │   │   ├── s4_pcie_HFSSModel1.s4p
│   │   │   │   ├── s4_pcie_devkit_revb.log
│   │   │   │   ├── s4_pcie_devkit_revb.siw
│   │   │   │   ├── s4_pcie_devkit_revb.siwaveresults
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1.hfss
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1.hfssresults
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1.log
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1.siw
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1.siwaveresults
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1.sp
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1_simplification.hfss
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1_simplification.hfssresults
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1_simplification_fws.snb
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1_simplification_fws.sp
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1_simplification_fws_4.sss
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1_small.log
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1_small.siw
│   │   │   │   └── s4_pcie_devkit_revb_DDRBOT_DQS1_small.siwaveresults
│   │   │   ├── Sparameter
│   │   │   │   ├── SP_DDR3BOT_DQS_N1.s2p
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1_s4_pcie_devkit_revb_DDRBOT_DQS1(diff_siw).s4p
│   │   │   │   ├── s4_pcie_devkit_revb_DDRBOT_DQS1_s4_pcie_devkit_revb_DDRBOT_DQS1(signal-siw).s4p
│   │   │   │   └── sp.s2p
│   │   │   ├── Validation Checker.iew
│   │   │   ├── allegro_S02116.6_AllegroMiniDump.dmp
│   │   │   ├── devices.dml
│   │   │   ├── devices.dml,1
│   │   │   ├── ibis_models.inc,1
│   │   │   ├── interconn.iml
│   │   │   ├── interconn.iml,1
│   │   │   ├── lib
│   │   │   │   ├── 010rd.pad
│   │   │   │   ├── 013rd.pad
│   │   │   │   ├── 015rd.pad
│   │   │   │   ├── 018rd.pad
│   │   │   │   ├── 025sq.pad
│   │   │   │   ├── 030x120_slot.pad
│   │   │   │   ├── 0402.dra
│   │   │   │   ├── 0402.psm
│   │   │   │   ├── 040x140_slot.pad
│   │   │   │   ├── 048rd028.pad
│   │   │   │   ├── 052rd032.pad
│   │   │   │   ├── 052sq032.pad
│   │   │   │   ├── 055rd035.pad
│   │   │   │   ├── 055sq035.pad
│   │   │   │   ├── 0603.dra
│   │   │   │   ├── 0603.psm
│   │   │   │   ├── 060rd036.pad
│   │   │   │   ├── 060rd040.pad
│   │   │   │   ├── 060sq.pad
│   │   │   │   ├── 060sq036.pad
│   │   │   │   ├── 060sq040.pad
│   │   │   │   ├── 065rd039.pad
│   │   │   │   ├── 065sq039.pad
│   │   │   │   ├── 070rd050.pad
│   │   │   │   ├── 075rd052.pad
│   │   │   │   ├── 0805.dra
│   │   │   │   ├── 0805.psm
│   │   │   │   ├── 082rd062.pad
│   │   │   │   ├── 105rd072.pad
│   │   │   │   ├── 108x060_083x035ob.pad
│   │   │   │   ├── 1206.dra
│   │   │   │   ├── 1206.psm
│   │   │   │   ├── 1210.dra
│   │   │   │   ├── 1210.psm
│   │   │   │   ├── 12cwq03fn_ir-dpak_12cwq03fn.txt
│   │   │   │   ├── 130x060_106x035ob.pad
│   │   │   │   ├── 135r094.pad
│   │   │   │   ├── 160rd128.pad
│   │   │   │   ├── 2x5_hdr2x5_100mil_smt_dni.txt
│   │   │   │   ├── 6032p.dra
│   │   │   │   ├── 6032p.psm
│   │   │   │   ├── 60r040.pad
│   │   │   │   ├── 60s040.pad
│   │   │   │   ├── 635l3c3_xtal_eg2100_1250mhz.txt
│   │   │   │   ├── 635l3c3_xtal_eg2100_15552mhz.txt
│   │   │   │   ├── 635l3c3_xtal_eg2100_15625mhz.txt
│   │   │   │   ├── 70247-1051_conn_39_26_7108_7024.txt
│   │   │   │   ├── 70r043.pad
│   │   │   │   ├── 70s043.pad
│   │   │   │   ├── 7343p.dra
│   │   │   │   ├── 7343p.psm
│   │   │   │   ├── 76sb08_dipswitch_smt_octal_tda0.txt
│   │   │   │   ├── 88e1111_bcc96_88e1111.txt
│   │   │   │   ├── ad9889b_m76_ad9889b.txt
│   │   │   │   ├── adg3304_tssop14_adg3304.txt
│   │   │   │   ├── at93c46-10_so8_at93c46dn-sh-b.txt
│   │   │   │   ├── aw_logo.dra
│   │   │   │   ├── aw_logo.osm
│   │   │   │   ├── bb165a.dra
│   │   │   │   ├── bb165a.psm
│   │   │   │   ├── bcc96.dra
│   │   │   │   ├── bcc96.psm
│   │   │   │   ├── bead_ferrite_sm_0603_120ohmfb.txt
│   │   │   │   ├── bead_ferrite_sm_ind_0805_blm21p.txt
│   │   │   │   ├── bga_via_020rd010.pad
│   │   │   │   ├── bnc_vertical_4post_smb_ra_jack_.txt
│   │   │   │   ├── cap_0402_0001uf.txt
│   │   │   │   ├── cap_0402_001uf.txt
│   │   │   │   ├── cap_0402_0047uf.txt
│   │   │   │   ├── cap_0402_01uf.txt
│   │   │   │   ├── cap_0402_047uf.txt
│   │   │   │   ├── cap_0402_1000pf.txt
│   │   │   │   ├── cap_0402_100pf.txt
│   │   │   │   ├── cap_0402_10nf.txt
│   │   │   │   ├── cap_0402_18pf.txt
│   │   │   │   ├── cap_0402_22nf.txt
│   │   │   │   ├── cap_0402_22nf__1.txt
│   │   │   │   ├── cap_0402_33nf.txt
│   │   │   │   ├── cap_0402_33nf__1.txt
│   │   │   │   ├── cap_0402_47nf.txt
│   │   │   │   ├── cap_0402_dni.txt
│   │   │   │   ├── cap_0603_01uf.txt
│   │   │   │   ├── cap_0603_10uf.txt
│   │   │   │   ├── cap_0603_1uf.txt
│   │   │   │   ├── cap_0603_22uf.txt
│   │   │   │   ├── cap_0805_10uf.txt
│   │   │   │   ├── cap_0805_47uf.txt
│   │   │   │   ├── cap_1206_100uf.txt
│   │   │   │   ├── cap_1206_10uf.txt
│   │   │   │   ├── cap_1210_10uf.txt
│   │   │   │   ├── cap_1210_22uf.txt
│   │   │   │   ├── cap_594d_c.dra
│   │   │   │   ├── cap_594d_c.psm
│   │   │   │   ├── cap_array_cap_pack_4_1206_01uf.txt
│   │   │   │   ├── cap_np_0402_1uf.txt
│   │   │   │   ├── cap_pack_4_1206.dra
│   │   │   │   ├── cap_pack_4_1206.psm
│   │   │   │   ├── cap_smd_6_3mm.dra
│   │   │   │   ├── cap_smd_6_3mm.psm
│   │   │   │   ├── cap_smd_pol_3_cap_594d_c_22uf.txt
│   │   │   │   ├── cap_smd_pol_3_cap_594d_c_dni.txt
│   │   │   │   ├── cap_smd_pol_6032p_330uf.txt
│   │   │   │   ├── cap_smd_pol_7343p_470uf.txt
│   │   │   │   ├── cap_smd_pol_cap_594d_c_100uf.txt
│   │   │   │   ├── cap_x2y_x2y_0603_01uf.txt
│   │   │   │   ├── cap_x2y_x2y_1206_220nf.txt
│   │   │   │   ├── capnp_0603_220pf.txt
│   │   │   │   ├── cir250d125.pad
│   │   │   │   ├── con-win_xtal_vcxo.dra
│   │   │   │   ├── con-win_xtal_vcxo.psm
│   │   │   │   ├── con2_mlx_22_23_2021_mlx_22_23_2.txt
│   │   │   │   ├── conn_39_26_7108.dra
│   │   │   │   ├── conn_39_26_7108.psm
│   │   │   │   ├── connjackpwr_3_rapc712_connja.txt
│   │   │   │   ├── create_devices.log
│   │   │   │   ├── crystal_xtal_hc49_6000mhz.txt
│   │   │   │   ├── cw_vcxo_con-win_xtal_vcxo_1485.txt
│   │   │   │   ├── cy7c2563kv18_bb165a_cy7c2563kv1.txt
│   │   │   │   ├── ddr3_96_spec.dra
│   │   │   │   ├── ddr3_96_spec.psm
│   │   │   │   ├── devices.map
│   │   │   │   ├── dfm10-epad.dra
│   │   │   │   ├── dfm10-epad.psm
│   │   │   │   ├── dfn12_epad.dra
│   │   │   │   ├── dfn12_epad.psm
│   │   │   │   ├── dfn6-2x2_epad.dra
│   │   │   │   ├── dfn6-2x2_epad.psm
│   │   │   │   ├── dfn6_epad.dra
│   │   │   │   ├── dfn6_epad.psm
│   │   │   │   ├── dfn8_epad.dra
│   │   │   │   ├── dfn8_epad.psm
│   │   │   │   ├── dipswitch_smt_octal.dra
│   │   │   │   ├── dipswitch_smt_octal.psm
│   │   │   │   ├── dipswitch_smt_quad.dra
│   │   │   │   ├── dipswitch_smt_quad.psm
│   │   │   │   ├── dump_libraries.log
│   │   │   │   ├── eg4208a.dra
│   │   │   │   ├── eg4208a.psm
│   │   │   │   ├── ep4sgx230kf40_f1517_f1517_s1s.txt
│   │   │   │   ├── epm2210gf256_f256_s1s2s3s.txt
│   │   │   │   ├── epm240m100_m100_epm240m100.txt
│   │   │   │   ├── evqpac07k_pushbutton_evq_pbswit.txt
│   │   │   │   ├── f1517.dra
│   │   │   │   ├── f1517.psm
│   │   │   │   ├── f165.dra
│   │   │   │   ├── f165.psm
│   │   │   │   ├── f256.dra
│   │   │   │   ├── f256.psm
│   │   │   │   ├── f64_10x13.dra
│   │   │   │   ├── f64_10x13.psm
│   │   │   │   ├── fan.bsm
│   │   │   │   ├── fan.dra
│   │   │   │   ├── fdmc8878.dra
│   │   │   │   ├── fdmc8878.psm
│   │   │   │   ├── fdmc8878_fdmc8878_fdmc8878.txt
│   │   │   │   ├── fid040_120.pad
│   │   │   │   ├── fid40_120.bsm
│   │   │   │   ├── fid40_120.dra
│   │   │   │   ├── format_d.dra
│   │   │   │   ├── format_d.osm
│   │   │   │   ├── ft245bl_lqfp-32_ft245bl.txt
│   │   │   │   ├── gs1578_llp16_epad_lmh0302sq.txt
│   │   │   │   ├── hdmi-19-pin-con_0_hdmi-19pin_hd.txt
│   │   │   │   ├── hdmi-19pin.dra
│   │   │   │   ├── hdmi-19pin.psm
│   │   │   │   ├── hdr2x5_100mil_smt.dra
│   │   │   │   ├── hdr2x5_100mil_smt.psm
│   │   │   │   ├── hdr2x7_100mil.dra
│   │   │   │   ├── hdr2x7_100mil.psm
│   │   │   │   ├── hdr2x7_hdr2x7_100mil_hdr2x7.txt
│   │   │   │   ├── hfj11-1g02e_rj45_hfj11-1g02e.txt
│   │   │   │   ├── hole40npt.pad
│   │   │   │   ├── ics8543_tssop20_ics8543.txt
│   │   │   │   ├── ind_0805.dra
│   │   │   │   ├── ind_0805.psm
│   │   │   │   ├── ind_tdk_rlf12545.dra
│   │   │   │   ├── ind_tdk_rlf12545.psm
│   │   │   │   ├── ind_tdk_vlf10045.dra
│   │   │   │   ├── ind_tdk_vlf10045.psm
│   │   │   │   ├── inductor_0402_39nh.txt
│   │   │   │   ├── inductor_0402_56nh.txt
│   │   │   │   ├── inductor_ind_tdk_rlf12545_56uh.txt
│   │   │   │   ├── inductor_ind_tdk_vlf10045_33uh.txt
│   │   │   │   ├── ir-dpak.dra
│   │   │   │   ├── ir-dpak.psm
│   │   │   │   ├── irf7455pbf_so8_irf7455pbf.txt
│   │   │   │   ├── is61vps51236a_f165_is61vps51236.txt
│   │   │   │   ├── isl54050_utqfn10_isl54050.txt
│   │   │   │   ├── led_lumex_led1206_blueled.txt
│   │   │   │   ├── led_lumex_led1206_green_led.txt
│   │   │   │   ├── led_lumex_led1206_greenled.txt
│   │   │   │   ├── led_lumex_led1206_red_led.txt
│   │   │   │   ├── led_lumex_led1206_yellowled.txt
│   │   │   │   ├── lga118.dra
│   │   │   │   ├── lga118.psm
│   │   │   │   ├── lga144.dra
│   │   │   │   ├── lga144.psm
│   │   │   │   ├── lga35.dra
│   │   │   │   ├── lga35.psm
│   │   │   │   ├── llp16_epad.dra
│   │   │   │   ├── llp16_epad.psm
│   │   │   │   ├── lmh0344_llp16_epad_lmh0344.txt
│   │   │   │   ├── lqfp-32.dra
│   │   │   │   ├── lqfp-32.psm
│   │   │   │   ├── lt3010_1_msop8-epad_lt3010.txt
│   │   │   │   ├── lt3080-1_dfn8_epad_lt3080-111.txt
│   │   │   │   ├── ltc2418_ssop28_nar_ltc2418.txt
│   │   │   │   ├── ltc3025-1_dfn6-2x2_epad_ltc3025.txt
│   │   │   │   ├── ltc3727_qfn32_ltc3727.txt
│   │   │   │   ├── ltc4151_dfm10-epad_ltc4151.txt
│   │   │   │   ├── ltc4352cdd_dfn12_epad_ltc4352cd.txt
│   │   │   │   ├── ltc4357_dfn6_epad_ltc4357.txt
│   │   │   │   ├── ltm4601_lga118_ltm4601.txt
│   │   │   │   ├── ltm4614_lga144_ltm4614.txt
│   │   │   │   ├── ltm8201ev_lga35_ltm8201ev.txt
│   │   │   │   ├── lumex_led1206.dra
│   │   │   │   ├── lumex_led1206.psm
│   │   │   │   ├── lumex_led_display.bsm
│   │   │   │   ├── lumex_led_display.dra
│   │   │   │   ├── m100.dra
│   │   │   │   ├── m100.psm
│   │   │   │   ├── m76.dra
│   │   │   │   ├── m76.psm
│   │   │   │   ├── max1619_5_qsop16_max1619.txt
│   │   │   │   ├── max3378_0_tssop14_max3378.txt
│   │   │   │   ├── mh_p200c125p230-p.dra
│   │   │   │   ├── mh_p200c125p230-p.psm
│   │   │   │   ├── mlx_22_23_2021_vrt_hdr_2p.dra
│   │   │   │   ├── mlx_22_23_2021_vrt_hdr_2p.psm
│   │   │   │   ├── msop8-epad.dra
│   │   │   │   ├── msop8-epad.psm
│   │   │   │   ├── mt41j64m16_ddr3_ddr3_96_spec_mt.txt
│   │   │   │   ├── mth250r125.bsm
│   │   │   │   ├── mth250r125.dra
│   │   │   │   ├── nb6l11s_qfn16_nb6l11smng.txt
│   │   │   │   ├── osc_alt_xtal_sg310_24mhz.txt
│   │   │   │   ├── osc_alt_xtal_sg310_2500mhz.txt
│   │   │   │   ├── osc_alt_xtal_xg-1000cb_125mhz.txt
│   │   │   │   ├── osc_alt_xtal_xg-1000cb_50mhz.txt
│   │   │   │   ├── p138c138n.pad
│   │   │   │   ├── p200c125p.pad
│   │   │   │   ├── pc28fxxxp30b85_f64_10x13_pc48f4.txt
│   │   │   │   ├── pcap_6032p_100uf.txt
│   │   │   │   ├── pcap_7343p_330uf.txt
│   │   │   │   ├── pcap_cap_smd_6_3mm_47uf.txt
│   │   │   │   ├── pci_bracket.bsm
│   │   │   │   ├── pci_bracket.dra
│   │   │   │   ├── pcie_bracket_x8_pcix-8port_pcie.txt
│   │   │   │   ├── pcix-8port.dra
│   │   │   │   ├── pcix-8port.psm
│   │   │   │   ├── pcix-std-short-bd.bsm
│   │   │   │   ├── pcix-std-short-bd.dra
│   │   │   │   ├── psop-dgq10.dra
│   │   │   │   ├── psop-dgq10.psm
│   │   │   │   ├── pushbutton_evq.dra
│   │   │   │   ├── pushbutton_evq.psm
│   │   │   │   ├── pwrmosfet_en_gsd_0_sot23_fdv305.txt
│   │   │   │   ├── qfn16.dra
│   │   │   │   ├── qfn16.psm
│   │   │   │   ├── qfn32.dra
│   │   │   │   ├── qfn32.psm
│   │   │   │   ├── qsh_hsm_samtec_qshdp120custom_a.txt
│   │   │   │   ├── qsop16.dra
│   │   │   │   ├── qsop16.psm
│   │   │   │   ├── r_0402_100k.txt
│   │   │   │   ├── r_0402_100k__1.txt
│   │   │   │   ├── r_0402_180k.txt
│   │   │   │   ├── r_0402_200.txt
│   │   │   │   ├── r_0402_499.txt
│   │   │   │   ├── r_0402_499k.txt
│   │   │   │   ├── r_0402_511k.txt
│   │   │   │   ├── r_0402_523k.txt
│   │   │   │   ├── r_0402_604k.txt
│   │   │   │   ├── r_0402_75.txt
│   │   │   │   ├── r_0402_887.txt
│   │   │   │   ├── r_0603_750.txt
│   │   │   │   ├── rapc712.dra
│   │   │   │   ├── rapc712.psm
│   │   │   │   ├── res_pack_8.dra
│   │   │   │   ├── res_pack_8.psm
│   │   │   │   ├── res_pack_8_res_pack_8_10k.txt
│   │   │   │   ├── res_pack_8_res_pack_8_56.txt
│   │   │   │   ├── resistor_0402_0.txt
│   │   │   │   ├── resistor_0402_0402_0.txt
│   │   │   │   ├── resistor_0402_0402_10k.txt
│   │   │   │   ├── resistor_0402_1001.txt
│   │   │   │   ├── resistor_0402_100k.txt
│   │   │   │   ├── resistor_0402_100k__1.txt
│   │   │   │   ├── resistor_0402_10k.txt
│   │   │   │   ├── resistor_0402_124.txt
│   │   │   │   ├── resistor_0402_124k.txt
│   │   │   │   ├── resistor_0402_127k.txt
│   │   │   │   ├── resistor_0402_1500k.txt
│   │   │   │   ├── resistor_0402_150k.txt
│   │   │   │   ├── resistor_0402_15k.txt
│   │   │   │   ├── resistor_0402_191k.txt
│   │   │   │   ├── resistor_0402_1k.txt
│   │   │   │   ├── resistor_0402_200k.txt
│   │   │   │   ├── resistor_0402_200k__1.txt
│   │   │   │   ├── resistor_0402_220.txt
│   │   │   │   ├── resistor_0402_22k.txt
│   │   │   │   ├── resistor_0402_237m.txt
│   │   │   │   ├── resistor_0402_240.txt
│   │   │   │   ├── resistor_0402_27.txt
│   │   │   │   ├── resistor_0402_274k.txt
│   │   │   │   ├── resistor_0402_280k.txt
│   │   │   │   ├── resistor_0402_300k.txt
│   │   │   │   ├── resistor_0402_324k.txt
│   │   │   │   ├── resistor_0402_374.txt
│   │   │   │   ├── resistor_0402_392k.txt
│   │   │   │   ├── resistor_0402_402k.txt
│   │   │   │   ├── resistor_0402_470.txt
│   │   │   │   ├── resistor_0402_47k.txt
│   │   │   │   ├── resistor_0402_499.txt
│   │   │   │   ├── resistor_0402_499k.txt
│   │   │   │   ├── resistor_0402_523k.txt
│   │   │   │   ├── resistor_0402_549k.txt
│   │   │   │   ├── resistor_0402_562.txt
│   │   │   │   ├── resistor_0402_576k.txt
│   │   │   │   ├── resistor_0402_619k.txt
│   │   │   │   ├── resistor_0402_620.txt
│   │   │   │   ├── resistor_0402_649k.txt
│   │   │   │   ├── resistor_0402_845.txt
│   │   │   │   ├── resistor_0402_dni.txt
│   │   │   │   ├── resistor_0603_20k.txt
│   │   │   │   ├── resistor_7_0402_301.txt
│   │   │   │   ├── resistor_wsl1206_0007.txt
│   │   │   │   ├── resistor_wsl2010_0003.txt
│   │   │   │   ├── rj45.dra
│   │   │   │   ├── rj45.psm
│   │   │   │   ├── s0p35mm.pad
│   │   │   │   ├── s30x50r.pad
│   │   │   │   ├── s63x71.pad
│   │   │   │   ├── s71x106.pad
│   │   │   │   ├── samtec_qshdp120custom.dra
│   │   │   │   ├── samtec_qshdp120custom.psm
│   │   │   │   ├── si570_0_xtal_si570_100mhz.txt
│   │   │   │   ├── sig_layer15-bottom.pad
│   │   │   │   ├── sig_layer2-sig_layer15.pad
│   │   │   │   ├── sma_lti-sasf546-p26-x1.dra
│   │   │   │   ├── sma_lti-sasf546-p26-x1.psm
│   │   │   │   ├── sma_lti_sasf54gt_0_sma_lti-sasf.txt
│   │   │   │   ├── sma_sma_lti-sasf546-p26-x1_lti-.txt
│   │   │   │   ├── smb403a_03.dra
│   │   │   │   ├── smb403a_03.psm
│   │   │   │   ├── smb_ra_jack_recep.dra
│   │   │   │   ├── smb_ra_jack_recep.psm
│   │   │   │   ├── smd012x024.pad
│   │   │   │   ├── smd016x012.pad
│   │   │   │   ├── smd063x012.pad
│   │   │   │   ├── smd063x060.pad
│   │   │   │   ├── smd070x017.pad
│   │   │   │   ├── smd090x011.pad
│   │   │   │   ├── smd092x011.pad
│   │   │   │   ├── smd094x063.pad
│   │   │   │   ├── smd100x017.pad
│   │   │   │   ├── smd102sq.pad
│   │   │   │   ├── smd185x017.pad
│   │   │   │   ├── smd197x189.pad
│   │   │   │   ├── smt008x024.pad
│   │   │   │   ├── smt008x028.pad
│   │   │   │   ├── smt010x028.pad
│   │   │   │   ├── smt012x070.pad
│   │   │   │   ├── smt014x065.pad
│   │   │   │   ├── smt016x060.pad
│   │   │   │   ├── smt017x035.pad
│   │   │   │   ├── smt020sq.pad
│   │   │   │   ├── smt020x010.pad
│   │   │   │   ├── smt020x017.pad
│   │   │   │   ├── smt022x020.pad
│   │   │   │   ├── smt022x045.pad
│   │   │   │   ├── smt024x020.pad
│   │   │   │   ├── smt028x126b.pad
│   │   │   │   ├── smt028x126t.pad
│   │   │   │   ├── smt028x165b.pad
│   │   │   │   ├── smt028x165t.pad
│   │   │   │   ├── smt030x025.pad
│   │   │   │   ├── smt032rd.pad
│   │   │   │   ├── smt040x040.pad
│   │   │   │   ├── smt040x056.pad
│   │   │   │   ├── smt040x065.pad
│   │   │   │   ├── smt044x020.pad
│   │   │   │   ├── smt047x055.pad
│   │   │   │   ├── smt050x070.pad
│   │   │   │   ├── smt050x110.pad
│   │   │   │   ├── smt050x125.pad
│   │   │   │   ├── smt051x055.pad
│   │   │   │   ├── smt051x061.pad
│   │   │   │   ├── smt052x063.pad
│   │   │   │   ├── smt056x024.pad
│   │   │   │   ├── smt060x070.pad
│   │   │   │   ├── smt060x100.pad
│   │   │   │   ├── smt065x100.pad
│   │   │   │   ├── smt067x085.pad
│   │   │   │   ├── smt068x070.pad
│   │   │   │   ├── smt068x142.pad
│   │   │   │   ├── smt070x078.pad
│   │   │   │   ├── smt070x100.pad
│   │   │   │   ├── smt080x012ob.pad
│   │   │   │   ├── smt080x026.pad
│   │   │   │   ├── smt082x110.pad
│   │   │   │   ├── smt100x140.pad
│   │   │   │   ├── smt102x86.pad
│   │   │   │   ├── smt108x085.pad
│   │   │   │   ├── smt126x157.pad
│   │   │   │   ├── smt134x066.pad
│   │   │   │   ├── smt136sq.pad
│   │   │   │   ├── smt136x090.pad
│   │   │   │   ├── smt240x260.pad
│   │   │   │   ├── smt40x130.pad
│   │   │   │   ├── sn65220dbv_sot23-dbv_sn65220dbv.txt
│   │   │   │   ├── so8.dra
│   │   │   │   ├── so8.psm
│   │   │   │   ├── sod323.dra
│   │   │   │   ├── sod323.psm
│   │   │   │   ├── sot23-dbv.dra
│   │   │   │   ├── sot23-dbv.psm
│   │   │   │   ├── sot23.dra
│   │   │   │   ├── sot23.psm
│   │   │   │   ├── spst4_dipswitch_smt_quad_tda04h.txt
│   │   │   │   ├── ssop28_nar.dra
│   │   │   │   ├── ssop28_nar.psm
│   │   │   │   ├── sw_rotary_94h.dra
│   │   │   │   ├── sw_rotary_94h.psm
│   │   │   │   ├── sw_rotary_sw_rotary_94h_94hcb16.txt
│   │   │   │   ├── swslide-4p2t_1_eg4208a_swslid.txt
│   │   │   │   ├── t_point_r_tp_060sq040_dni.txt
│   │   │   │   ├── thr080x060.dra
│   │   │   │   ├── thr080x060.fsm
│   │   │   │   ├── thr090x070.dra
│   │   │   │   ├── thr090x070.fsm
│   │   │   │   ├── thr170x150.dra
│   │   │   │   ├── thr170x150.fsm
│   │   │   │   ├── ths200x160x45x4x20.dra
│   │   │   │   ├── ths200x160x45x4x20.fsm
│   │   │   │   ├── top-signal2.pad
│   │   │   │   ├── tp_060sq040.dra
│   │   │   │   ├── tp_060sq040.psm
│   │   │   │   ├── tps51100_psop-dgq10_tps51100dgq.txt
│   │   │   │   ├── tr0x0x0-0.dra
│   │   │   │   ├── tr0x0x0-0.fsm
│   │   │   │   ├── tr105x125x20-45.dra
│   │   │   │   ├── tr105x125x20-45.fsm
│   │   │   │   ├── tr141x155x25-45.dra
│   │   │   │   ├── tr141x155x25-45.fsm
│   │   │   │   ├── tr150x180x20-45.dra
│   │   │   │   ├── tr150x180x20-45.fsm
│   │   │   │   ├── tr156x170x25-45.dra
│   │   │   │   ├── tr156x170x25-45.fsm
│   │   │   │   ├── tr160x180x20-45.dra
│   │   │   │   ├── tr160x180x20-45.fsm
│   │   │   │   ├── tr160x200x20-45.dra
│   │   │   │   ├── tr160x200x20-45.fsm
│   │   │   │   ├── tr48x68x15-45.dra
│   │   │   │   ├── tr48x68x15-45.fsm
│   │   │   │   ├── tr52x72x10-45.dra
│   │   │   │   ├── tr52x72x10-45.fsm
│   │   │   │   ├── tr55x75x10-45.dra
│   │   │   │   ├── tr55x75x10-45.fsm
│   │   │   │   ├── tr60x80x15-45.dra
│   │   │   │   ├── tr60x80x15-45.fsm
│   │   │   │   ├── tr65x85x10-45.dra
│   │   │   │   ├── tr65x85x10-45.fsm
│   │   │   │   ├── tr70x90x15-45.dra
│   │   │   │   ├── tr70x90x15-45.fsm
│   │   │   │   ├── tr75x90x15-45.dra
│   │   │   │   ├── tr75x90x15-45.fsm
│   │   │   │   ├── tr82x102x15-45.dra
│   │   │   │   ├── tr82x102x15-45.fsm
│   │   │   │   ├── tssop14.dra
│   │   │   │   ├── tssop14.psm
│   │   │   │   ├── tssop20.dra
│   │   │   │   ├── tssop20.psm
│   │   │   │   ├── usb2_0-ra.dra
│   │   │   │   ├── usb2_0-ra.psm
│   │   │   │   ├── usb_con_usb2_0-ra_usbcon.txt
│   │   │   │   ├── utqfn10.dra
│   │   │   │   ├── utqfn10.psm
│   │   │   │   ├── via19r009.pad
│   │   │   │   ├── via_018rd008.pad
│   │   │   │   ├── wsl1206.dra
│   │   │   │   ├── wsl1206.psm
│   │   │   │   ├── wsl2010.dra
│   │   │   │   ├── wsl2010.psm
│   │   │   │   ├── x2y_0603.dra
│   │   │   │   ├── x2y_0603.psm
│   │   │   │   ├── x2y_1206.dra
│   │   │   │   ├── x2y_1206.psm
│   │   │   │   ├── xcvr_buried_via.pad
│   │   │   │   ├── xcvr_oval_via.pad
│   │   │   │   ├── xcvr_via.pad
│   │   │   │   ├── xcvr_via_thru.pad
│   │   │   │   ├── xtal_eg2100.dra
│   │   │   │   ├── xtal_eg2100.psm
│   │   │   │   ├── xtal_hc49.dra
│   │   │   │   ├── xtal_hc49.psm
│   │   │   │   ├── xtal_sg310.dra
│   │   │   │   ├── xtal_sg310.psm
│   │   │   │   ├── xtal_si570.dra
│   │   │   │   ├── xtal_si570.psm
│   │   │   │   ├── xtal_xg-1000cb.dra
│   │   │   │   ├── xtal_xg-1000cb.psm
│   │   │   │   ├── zc2800esot_0_smb403a_03_mbrs13.txt
│   │   │   │   ├── zenerdiode_smb403a_03_20vzener.txt
│   │   │   │   └── zenerdiode_sod323_cmdsh2_3.txt
│   │   │   ├── master.tag
│   │   │   ├── s4_pcie_devkit_revb.SAV
│   │   │   ├── signoise.run
│   │   │   │   ├── case1
│   │   │   │   ├── cases.cfg
│   │   │   │   ├── cases.cfg,1
│   │   │   │   ├── signoise.cfg
│   │   │   │   └── signoise.cfg,1
│   │   │   ├── sigxp.dml
│   │   │   ├── sigxp.dml,1
│   │   │   ├── sigxp.run
│   │   │   │   ├── case0
│   │   │   │   ├── cases.cfg
│   │   │   │   ├── cases.cfg,1
│   │   │   │   ├── signoise.cfg
│   │   │   │   └── signoise.cfg,1
│   │   │   ├── sigxp_S02016.6_AllegroMiniDump.dmp
│   │   │   └── unnamed.SAV
│   │   ├── DDR-discrete_sweep.log
│   │   ├── DDR-discrete_sweep.siw
│   │   ├── DDR3.adsn
│   │   ├── DDR3.adsnresults
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   ├── ManagedFiles_Design49.asol
│   │   │   ├── ManagedFiles_Design58.asol
│   │   │   ├── ManagedFiles_Design67.asol
│   │   │   ├── ManagedFiles_Design71.asol
│   │   │   ├── ODT120_1333_SI_PI_discrete sweep
│   │   │   │   └── DV237_S235_V241.cir.log
│   │   │   ├── ODT120_1333_SI_PI_discrete sweep.asol
│   │   │   ├── ODT120_1333_SI_PI_interpolating sweep
│   │   │   │   └── DV237_S235_V0.cir.log
│   │   │   ├── ODT120_1333_SI_PI_interpolating sweep.asol
│   │   │   ├── ODT120_1333_SI_discrete sweep.asol
│   │   │   ├── ODT120_1333_SI_interpolating sweep
│   │   │   │   └── DV237_S235_V0.cir.log
│   │   │   ├── ODT120_1333_SI_interpolating sweep.asol
│   │   │   ├── mf_0
│   │   │   │   └── svcache
│   │   │   ├── mf_49
│   │   │   │   └── svcache
│   │   │   ├── mf_58
│   │   │   │   └── svcache
│   │   │   ├── mf_67
│   │   │   │   └── svcache
│   │   │   ├── sss_2716c2637c7b4f7f839b4db44c886_24.sss
│   │   │   ├── sss_f41a369c6899b59a0994bffda6d599b_24.sss
│   │   │   └── sss_f46cd36505bf4af76c8cf9d3c4c4db_44.sss
│   │   ├── DDR3.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint1
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint10
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint11
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint12
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint13
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint2
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint3
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint4
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint5
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint6
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint7
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint8
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint9
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout1
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout2
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout3
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── DDR3.aedt
│   │   ├── DDR3.aedtresults
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   ├── ManagedFiles_Design49.asol
│   │   │   ├── ManagedFiles_Design58.asol
│   │   │   ├── ManagedFiles_Design67.asol
│   │   │   ├── ManagedFiles_Design73.asol
│   │   │   ├── ManagedFiles_Design76.asol
│   │   │   ├── ManagedFiles_Design79.asol
│   │   │   ├── ManagedFiles_Design80.asol
│   │   │   ├── ManagedFiles_Design81.asol
│   │   │   ├── ManagedFiles_Design82.asol
│   │   │   ├── ManagedFiles_Design83.asol
│   │   │   ├── ODT120_1333_SI_PI_discrete sweep
│   │   │   │   ├── DV237_S235_V241.cir.log
│   │   │   │   └── DV237_S235_V241.cir.nxm
│   │   │   ├── ODT120_1333_SI_PI_discrete sweep.asol
│   │   │   ├── ODT120_1333_SI_PI_interpolating sweep
│   │   │   │   ├── DV237_S235_V0.cir.log
│   │   │   │   └── DV237_S235_V0.cir.nxm
│   │   │   ├── ODT120_1333_SI_PI_interpolating sweep.asol
│   │   │   ├── ODT120_1333_SI_discrete sweep.asol
│   │   │   ├── ODT120_1333_SI_interpolating sweep
│   │   │   │   ├── DV237_S235_V0.cir.log
│   │   │   │   └── DV237_S235_V0.cir.nxm
│   │   │   ├── ODT120_1333_SI_interpolating sweep.asol
│   │   │   ├── mf_0
│   │   │   │   └── svcache
│   │   │   ├── mf_49
│   │   │   │   └── svcache
│   │   │   ├── mf_58
│   │   │   │   └── svcache
│   │   │   ├── mf_67
│   │   │   │   └── svcache
│   │   │   ├── sss_2716c2637c7b4f7f839b4db44c886_24.sss
│   │   │   ├── sss_f41a369c6899b59a0994bffda6d599b_24.sss
│   │   │   └── sss_f46cd36505bf4af76c8cf9d3c4c4db_44.sss
│   │   ├── DDR3BOT_DQS_.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint1
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── DDR3BOT_DQS_1.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint.def
│   │   │   ├── footprint0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db
│   │   │   ├── footprint1
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db
│   │   │   ├── footprint2
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db
│   │   │   ├── footprint3
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db
│   │   │   ├── footprint4
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint5
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db
│   │   │   ├── padstack.def
│   │   │   └── padstack.def
│   │   ├── DDR3BOT_DQS_1.aedt.auto
│   │   ├── DDR3BOT_DQS_1.aedtresults
│   │   │   ├── Circuit1
│   │   │   │   └── temp
│   │   │   ├── Circuit1.asol
│   │   │   ├── Circuit1.asol_priv
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   └── mf_0
│   │   │       └── svcache
│   │   ├── DDR3BOT_DQS__1.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint.def
│   │   │   ├── footprint0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint1
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout.def
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── padstack.def
│   │   │   └── padstack.def
│   │   ├── DDR3BOT_DQS__1.aedt.lock
│   │   ├── DDR3BOT_DQS__1.aedtresults
│   │   │   ├── Circuit1.asol
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   ├── mf_0
│   │   │   │   └── svcache
│   │   │   └── sss_bec4763eacb4e047da8fbadefabfae64_4.sss
│   │   ├── DDR3BOT__DQS_1.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint.def
│   │   │   ├── footprint0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint2
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint4
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint5
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint6
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout.def
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── padstack.def
│   │   │   └── padstack.def
│   │   ├── DDR3BOT__DQS_1.aedt
│   │   ├── DDR3BOT__DQS_1.aedt.lock
│   │   ├── DDR_1clip.log
│   │   ├── DDR_1clip.siw
│   │   ├── DDR_1clip.siwaveresults
│   │   │   ├── 0000_DC_IR_Sim_1
│   │   │   │   ├── 0000_DC_IR_Sim_1.aborted
│   │   │   │   ├── 0000_DC_IR_Sim_1.bws
│   │   │   │   ├── 0000_DC_IR_Sim_1.ced
│   │   │   │   ├── 0000_DC_IR_Sim_1.cmd
│   │   │   │   ├── 0000_DC_IR_Sim_1.dc
│   │   │   │   ├── 0000_DC_IR_Sim_1.dcinfo
│   │   │   │   ├── 0000_DC_IR_Sim_1.el
│   │   │   │   ├── 0000_DC_IR_Sim_1.exec
│   │   │   │   ├── 0000_DC_IR_Sim_1.finished
│   │   │   │   ├── 0000_DC_IR_Sim_1.gridstats
│   │   │   │   ├── 0000_DC_IR_Sim_1.ipr
│   │   │   │   ├── 0000_DC_IR_Sim_1.lmap
│   │   │   │   ├── 0000_DC_IR_Sim_1.loopres
│   │   │   │   ├── 0000_DC_IR_Sim_1.loops
│   │   │   │   ├── 0000_DC_IR_Sim_1.lprof
│   │   │   │   ├── 0000_DC_IR_Sim_1.lrp
│   │   │   │   ├── 0000_DC_IR_Sim_1.lvl
│   │   │   │   ├── 0000_DC_IR_Sim_1.model
│   │   │   │   ├── 0000_DC_IR_Sim_1.net
│   │   │   │   ├── 0000_DC_IR_Sim_1.nni
│   │   │   │   ├── 0000_DC_IR_Sim_1.outline
│   │   │   │   ├── 0000_DC_IR_Sim_1.pathres
│   │   │   │   ├── 0000_DC_IR_Sim_1.ppb
│   │   │   │   ├── 0000_DC_IR_Sim_1.prof
│   │   │   │   ├── 0000_DC_IR_Sim_1.pwrtree
│   │   │   │   ├── 0000_DC_IR_Sim_1.refine
│   │   │   │   ├── 0000_DC_IR_Sim_1.rpb
│   │   │   │   ├── 0000_DC_IR_Sim_1.simlog
│   │   │   │   ├── 0000_DC_IR_Sim_1.siw
│   │   │   │   ├── 0000_DC_IR_Sim_1.slog
│   │   │   │   ├── 0000_DC_IR_Sim_1.spice
│   │   │   │   ├── 0000_DC_IR_Sim_1.stk
│   │   │   │   ├── 0000_DC_IR_Sim_1.totalpwr
│   │   │   │   ├── 0000_DC_IR_Sim_1.vias
│   │   │   │   ├── 0000_DC_IR_Sim_1.vpb
│   │   │   │   └── dcthermal
│   │   │   ├── DDR_1clip.asol
│   │   │   └── valchk
│   │   │       ├── valchk.prof
│   │   │       ├── valchk.result
│   │   │       └── valchk_error_warning.log
│   │   ├── DDR_clip.log
│   │   ├── DDR_clip.siw
│   │   ├── DDR_clip.siwaveresults
│   │   │   ├── 0000_DC_IR_Sim_1
│   │   │   │   ├── 0000_DC_IR_Sim_1.aborted
│   │   │   │   ├── 0000_DC_IR_Sim_1.bws
│   │   │   │   ├── 0000_DC_IR_Sim_1.cmd
│   │   │   │   ├── 0000_DC_IR_Sim_1.dcinfo
│   │   │   │   ├── 0000_DC_IR_Sim_1.exec
│   │   │   │   ├── 0000_DC_IR_Sim_1.gridstats
│   │   │   │   ├── 0000_DC_IR_Sim_1.ipr
│   │   │   │   ├── 0000_DC_IR_Sim_1.lmap
│   │   │   │   ├── 0000_DC_IR_Sim_1.loops
│   │   │   │   ├── 0000_DC_IR_Sim_1.model
│   │   │   │   ├── 0000_DC_IR_Sim_1.net
│   │   │   │   ├── 0000_DC_IR_Sim_1.nni
│   │   │   │   ├── 0000_DC_IR_Sim_1.outline
│   │   │   │   ├── 0000_DC_IR_Sim_1.ppb
│   │   │   │   ├── 0000_DC_IR_Sim_1.prof
│   │   │   │   ├── 0000_DC_IR_Sim_1.pwrtree
│   │   │   │   ├── 0000_DC_IR_Sim_1.simlog
│   │   │   │   ├── 0000_DC_IR_Sim_1.siw
│   │   │   │   ├── 0000_DC_IR_Sim_1.stk
│   │   │   │   └── 0000_DC_IR_Sim_1.vias
│   │   │   └── valchk
│   │   │       ├── valchk.prof
│   │   │       ├── valchk.result
│   │   │       └── valchk_error_warning.log
│   │   ├── DDR_step1_discrete_sweep.log
│   │   ├── DDR_step1_discrete_sweep.s24p
│   │   ├── DDR_step1_discrete_sweep.sp
│   │   ├── DDR_step1_discrete_sweep_X5R.log
│   │   ├── DDR_step1_discrete_sweep_X5R.s24p
│   │   ├── DDR_step1_discrete_sweep_X5R.siw
│   │   ├── DDR_step1_discrete_sweep_X5R.sp
│   │   ├── DDR_step1_discrete_sweep_step7.4.1.log
│   │   ├── DDR_step1_discrete_sweep_step7.4.1.siw
│   │   ├── DDR_step1_discrete_sweep_step7.4.2.log
│   │   ├── DDR_step1_discrete_sweep_step7.4.2.siw
│   │   ├── DDR_step1_discrete_sweep_step7.4.3.siw
│   │   ├── DDR_step1_interpolating_sweep.s44p
│   │   ├── DDR_step1_interpolating_sweep.siw
│   │   ├── DDR_step1_interpolating_sweep.sp
│   │   ├── Project1.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project1.aedt.lock
│   │   ├── Project1.aedtresults
│   │   │   └── Circuit1
│   │   │       └── temp
│   │   ├── Project1_1.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project1_2.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── footprint1
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── tech.db
│   │   │   │   └── tech.db.cdslck
│   │   │   └── padstack.def
│   │   ├── Project2.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project2_1.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project2_2.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project2_3.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project2_4.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project2_5.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project2_6.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project2_7.aedb
│   │   │   ├── footprint.def
│   │   │   ├── layout.def
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── adv_04_DDR3.adsnresults
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   ├── ManagedFiles_Design49.asol
│   │   │   ├── ManagedFiles_Design58.asol
│   │   │   ├── ManagedFiles_Design67.asol
│   │   │   ├── ManagedFiles_Design69.asol
│   │   │   ├── ManagedFiles_Design71.asol
│   │   │   ├── ODT120_1333_SI_PI_interpolating sweep
│   │   │   │   └── UserDefinedDocuments
│   │   │   ├── mf_49
│   │   │   │   └── svcache
│   │   │   ├── mf_67
│   │   │   │   └── svcache
│   │   │   ├── sss_2716c2637c7b4f7f839b4db44c886_24.sss
│   │   │   └── sss_f46cd36505bf4af76c8cf9d3c4c4db_44.sss
│   │   ├── adv_04_DDR3.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint1
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint2
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint3
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint4
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint5
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint6
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint7
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint8
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint9
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout1
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout2
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout3
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout4
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout5
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── adv_04_DDR3_1.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint1
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint2
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint3
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint4
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint5
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint6
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint7
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint8
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint9
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout1
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout2
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout3
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── ep4sgx230kf40_f1517.ibs
│   │   ├── s4
│   │   ├── s4_pcie_devkit_revb_v2.aedt
│   │   ├── s4_pcie_devkit_revb_v2.aedt.auto
│   │   ├── s4_pcie_devkit_revb_v2.aedt.lock
│   │   ├── s4_pcie_devkit_revb_v2.aedtresults
│   │   │   ├── HFSSModel1.asol
│   │   │   ├── HFSSModel1.results
│   │   │   │   └── NDV71_V0.dmesh
│   │   │   ├── ManagedFiles_Design-1.asol
│   │   │   ├── mf_-1
│   │   │   │   ├── GeometryCache
│   │   │   │   ├── radfld
│   │   │   │   └── svcache
│   │   │   └── s4_pcie_devkit_revb_v2
│   │   │       └── temp
│   │   ├── s4_pcie_devkit_revb_v2.anf
│   │   ├── s4_pcie_devkit_revb_v2.log
│   │   ├── s4_pcie_devkit_revb_v2.s4p
│   │   ├── s4_pcie_devkit_revb_v2.siw
│   │   ├── s4_pcie_devkit_revb_v2.siwaveresults
│   │   │   ├── 0000
│   │   │   │   ├── 0000.exec
│   │   │   │   ├── 0000.prof
│   │   │   │   ├── 0000.running
│   │   │   │   └── 0000.siw
│   │   │   ├── 0001
│   │   │   │   ├── 0001.exec
│   │   │   │   ├── 0001.running
│   │   │   │   └── 0001.siw
│   │   │   ├── 0002
│   │   │   │   ├── 0002.exec
│   │   │   │   ├── 0002.running
│   │   │   │   └── 0002.siw
│   │   │   ├── 0003
│   │   │   │   ├── 0003.exec
│   │   │   │   ├── 0003.running
│   │   │   │   └── 0003.siw
│   │   │   ├── 0004_DQS1
│   │   │   │   └── 0004_DQS1.exported
│   │   │   ├── 0005_DQS1
│   │   │   │   ├── 0005_DQS1.Sbin
│   │   │   │   ├── 0005_DQS1.Ybin
│   │   │   │   ├── 0005_DQS1.Zbin
│   │   │   │   ├── 0005_DQS1.cmd
│   │   │   │   ├── 0005_DQS1.cpminfo
│   │   │   │   ├── 0005_DQS1.dfv
│   │   │   │   ├── 0005_DQS1.exec
│   │   │   │   ├── 0005_DQS1.fac
│   │   │   │   ├── 0005_DQS1.finished
│   │   │   │   ├── 0005_DQS1.fpm
│   │   │   │   ├── 0005_DQS1.gridstats
│   │   │   │   ├── 0005_DQS1.ids
│   │   │   │   ├── 0005_DQS1.ipr
│   │   │   │   ├── 0005_DQS1.lmap
│   │   │   │   ├── 0005_DQS1.loops
│   │   │   │   ├── 0005_DQS1.lprof
│   │   │   │   ├── 0005_DQS1.mfc
│   │   │   │   ├── 0005_DQS1.model
│   │   │   │   ├── 0005_DQS1.msh
│   │   │   │   ├── 0005_DQS1.net
│   │   │   │   ├── 0005_DQS1.nni
│   │   │   │   ├── 0005_DQS1.pnt
│   │   │   │   ├── 0005_DQS1.ppb
│   │   │   │   ├── 0005_DQS1.prof
│   │   │   │   ├── 0005_DQS1.simlog
│   │   │   │   ├── 0005_DQS1.siw
│   │   │   │   ├── 0005_DQS1.slog
│   │   │   │   ├── 0005_DQS1.stk
│   │   │   │   ├── 0005_DQS1.syzinfo
│   │   │   │   ├── 0005_DQS1.vstk
│   │   │   │   ├── 0005_DQS1_gp.slog
│   │   │   │   ├── 0005_DQS1_input.loops
│   │   │   │   ├── 0005_DQS1_invalid_input.loops
│   │   │   │   ├── 0005_DQS1_output.fac
│   │   │   │   ├── 0005_DQS1_output.loops
│   │   │   │   ├── 0005_DQS1_output.map
│   │   │   │   ├── 0005_DQS1_output.mfc
│   │   │   │   ├── 0005_DQS1_output.pnt
│   │   │   │   ├── CouplingTime.txt
│   │   │   │   ├── Performance.txt
│   │   │   │   ├── Segments.txt
│   │   │   │   ├── SegmentsZ.txt
│   │   │   │   ├── Splits.txt
│   │   │   │   ├── StatisticsSplits.txt
│   │   │   │   ├── StatisticsTraces.txt
│   │   │   │   ├── Traces.txt
│   │   │   │   ├── coupled_vias.txt
│   │   │   │   ├── profile
│   │   │   │   └── solver_initialized.txt
│   │   │   ├── ClipDesignInput.pwg
│   │   │   ├── ClipDesignInput.pxt
│   │   │   ├── ClipDesignInput.sel
│   │   │   ├── ClipDesignInput.siw
│   │   │   ├── ClipDesignOutput.anf
│   │   │   ├── ClipDesignOutput.bo
│   │   │   ├── anspjtgen3d.be
│   │   │   ├── anspjtgen3d.bw3Dprofiles
│   │   │   ├── anspjtgen3d.bwmodels
│   │   │   ├── anspjtgen3d.cmdline
│   │   │   ├── anspjtgen3d.coaxPorts
│   │   │   ├── anspjtgen3d.config
│   │   │   ├── anspjtgen3d.matforms
│   │   │   ├── anspjtgen3d.noPorts
│   │   │   ├── anspjtgen3d.options
│   │   │   ├── anspjtgen3d.pents
│   │   │   ├── anspjtgen3d.rlcVias
│   │   │   ├── anspjtgen3d.sbmodels
│   │   │   ├── anspjtgen3d.vplate
│   │   │   ├── clipdesign.config
│   │   │   ├── export3d.siw
│   │   │   ├── netTerms.txt
│   │   │   ├── s4_pcie_devkit_revb_v2.ResultsInfo
│   │   │   ├── s4_pcie_devkit_revb_v2.aplt
│   │   │   ├── s4_pcie_devkit_revb_v2.asol
│   │   │   ├── s4_pcie_devkit_revb_v2.siwaveresults
│   │   │   │   ├── ManagedFiles_Design-1.asol
│   │   │   │   ├── ManagedFiles_Design1.asol
│   │   │   │   ├── mf_-1
│   │   │   │   ├── mf_1
│   │   │   │   ├── s4_pcie_devkit_revb_v2.asol
│   │   │   │   └── s4_pcie_devkit_revb_v2.results
│   │   │   ├── tempModelFiles
│   │   │   │   └── Design_-1.setup
│   │   │   └── valchk
│   │   │       ├── valchk.aborted
│   │   │       ├── valchk.prof
│   │   │       ├── valchk.result
│   │   │       └── valchk_error_warning.log
│   │   ├── s4_pcie_devkit_revb_v21.s4p
│   │   ├── s4_pcie_devkit_revb_v22.aedt
│   │   ├── s4_pcie_devkit_revb_v22.aedt.lock
│   │   ├── s4_pcie_devkit_revb_v22.hfssportInfo
│   │   ├── s4_pcie_devkit_revb_v22.log
│   │   ├── s4_pcie_devkit_revb_v22.s2p
│   │   ├── s4_pcie_devkit_revb_v22.siwaveresults
│   │   │   └── valchk
│   │   │       ├── valchk.prof
│   │   │       ├── valchk.result
│   │   │       └── valchk_error_warning.log
│   │   ├── s4_pcie_devkit_revb_v23.log
│   │   ├── s4_pcie_devkit_revb_v23.s4p
│   │   ├── s4_pcie_devkit_revb_v23.siw
│   │   ├── s4_pcie_devkit_revb_v23.siwaveresults
│   │   │   ├── 0000_DQS1
│   │   │   │   ├── 0000_DQS1.Sbin
│   │   │   │   ├── 0000_DQS1.Ybin
│   │   │   │   ├── 0000_DQS1.Zbin
│   │   │   │   ├── 0000_DQS1.cmd
│   │   │   │   ├── 0000_DQS1.cpminfo
│   │   │   │   ├── 0000_DQS1.dfv
│   │   │   │   ├── 0000_DQS1.exec
│   │   │   │   ├── 0000_DQS1.fac
│   │   │   │   ├── 0000_DQS1.finished
│   │   │   │   ├── 0000_DQS1.fpm
│   │   │   │   ├── 0000_DQS1.gridstats
│   │   │   │   ├── 0000_DQS1.ids
│   │   │   │   ├── 0000_DQS1.ipr
│   │   │   │   ├── 0000_DQS1.lmap
│   │   │   │   ├── 0000_DQS1.loops
│   │   │   │   ├── 0000_DQS1.lprof
│   │   │   │   ├── 0000_DQS1.mfc
│   │   │   │   ├── 0000_DQS1.model
│   │   │   │   ├── 0000_DQS1.msh
│   │   │   │   ├── 0000_DQS1.net
│   │   │   │   ├── 0000_DQS1.nni
│   │   │   │   ├── 0000_DQS1.pnt
│   │   │   │   ├── 0000_DQS1.ppb
│   │   │   │   ├── 0000_DQS1.prof
│   │   │   │   ├── 0000_DQS1.simlog
│   │   │   │   ├── 0000_DQS1.siw
│   │   │   │   ├── 0000_DQS1.slog
│   │   │   │   ├── 0000_DQS1.stk
│   │   │   │   ├── 0000_DQS1.syzinfo
│   │   │   │   ├── 0000_DQS1.vstk
│   │   │   │   ├── 0000_DQS1_gp.slog
│   │   │   │   ├── 0000_DQS1_input.loops
│   │   │   │   ├── 0000_DQS1_invalid_input.loops
│   │   │   │   ├── 0000_DQS1_output.fac
│   │   │   │   ├── 0000_DQS1_output.loops
│   │   │   │   ├── 0000_DQS1_output.map
│   │   │   │   ├── 0000_DQS1_output.mfc
│   │   │   │   ├── 0000_DQS1_output.pnt
│   │   │   │   ├── CouplingTime.txt
│   │   │   │   ├── Performance.txt
│   │   │   │   ├── Segments.txt
│   │   │   │   ├── SegmentsZ.txt
│   │   │   │   ├── Splits.txt
│   │   │   │   ├── StatisticsSplits.txt
│   │   │   │   ├── StatisticsTraces.txt
│   │   │   │   ├── Traces.txt
│   │   │   │   ├── coupled_vias.txt
│   │   │   │   ├── profile
│   │   │   │   └── solver_initialized.txt
│   │   │   ├── s4_pcie_devkit_revb_v23.asol
│   │   │   └── valchk
│   │   │       ├── valchk.prof
│   │   │       ├── valchk.result
│   │   │       └── valchk_error_warning.log
│   │   ├── s4_pcie_devkit_revb_v2_1.aedt.lock
│   │   ├── s4_pcie_devkit_revb_v2_1.aedtresults
│   │   │   └── s4_pcie_devkit_revb_v2
│   │   │       └── temp
│   │   ├── s4_pcie_devkit_revb_v2_diff.s4p
│   │   └── v69a.ibs
│   ├── 6_project
│   │   ├── DDR3
│   │   │   ├── DDR3_SSN_Analyze.aedb
│   │   │   │   ├── footprint.def
│   │   │   │   ├── footprint0
│   │   │   │   ├── footprint1
│   │   │   │   ├── footprint2
│   │   │   │   ├── footprint3
│   │   │   │   ├── footprint4
│   │   │   │   ├── footprint5
│   │   │   │   ├── footprint6
│   │   │   │   ├── footprint8
│   │   │   │   ├── layout.def
│   │   │   │   ├── layout0
│   │   │   │   ├── lock
│   │   │   │   ├── padstack
│   │   │   │   └── padstack.def
│   │   │   ├── DDR3_SSN_Analyze.aedt
│   │   │   ├── DDR3_SSN_Analyze.aedtresults
│   │   │   ├── s4_pcie_devkit_revb_v2.anf
│   │   │   ├── siwave_trance.s22p
│   │   │   └── siwave_trance.siw
│   │   ├── s5gx_board_DC.siw
│   │   ├── s5gx_board_PDS.siw
│   │   ├── s5gx_board_resnant.siw
│   │   ├── s5gx_board_voltage_noise.siw
│   │   └── ssn_simulation
│   │       ├── Project3.adsn
│   │       ├── SSN.log
│   │       ├── SSN.siw
│   │       ├── s5gx_board_SSN_2.s30p
│   │       ├── ssn_training.adsn
│   │       └── tset.ibs
│   ├── 7_project
│   │   ├── Project.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint1
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project1.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint2
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint3
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint4
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint5
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint52
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint6
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint61
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint62
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint63
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint68
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint70
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint72
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint73
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint76
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint77
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint78
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint8
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint81
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint85
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint9
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint90
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── Project1.aedt
│   │   ├── Project1.aedtresults
│   │   │   ├── Circuit1
│   │   │   │   ├── DV25_S23_V115.cir.nxm
│   │   │   │   ├── DV25_S23_V144.cir.nxm
│   │   │   │   ├── DV25_S23_V157.cir.nxm
│   │   │   │   ├── DV25_S23_V207.cir.nxm
│   │   │   │   ├── DV25_S23_V26.cir.nxm
│   │   │   │   ├── DV25_S23_V372.cir.log
│   │   │   │   └── DV25_S23_V372.cir.nxm
│   │   │   ├── Circuit1.asol
│   │   │   ├── ManagedFiles_Design0.asol
│   │   │   ├── ManagedFiles_Design10.asol
│   │   │   ├── ManagedFiles_Design11.asol
│   │   │   ├── ManagedFiles_Design12.asol
│   │   │   ├── ManagedFiles_Design13.asol
│   │   │   ├── ManagedFiles_Design2.asol
│   │   │   ├── ManagedFiles_Design3.asol
│   │   │   ├── ManagedFiles_Design4.asol
│   │   │   ├── ManagedFiles_Design5.asol
│   │   │   ├── ManagedFiles_Design6.asol
│   │   │   ├── ManagedFiles_Design7.asol
│   │   │   ├── ManagedFiles_Design8.asol
│   │   │   ├── ManagedFiles_Design9.asol
│   │   │   ├── Model1_1
│   │   │   │   ├── Model1_1.acsl
│   │   │   │   └── ndsolution0.ands
│   │   │   ├── Model1_2
│   │   │   │   ├── Model1_2.acsl
│   │   │   │   └── ndsolution0.ands
│   │   │   ├── Model1_3
│   │   │   │   └── Model1_3.acsl
│   │   │   ├── Model1_4
│   │   │   │   ├── Model1_4.acsl
│   │   │   │   └── ndsolution0.ands
│   │   │   ├── Model1_5
│   │   │   │   └── Model1_5.acsl
│   │   │   ├── mf_0
│   │   │   │   └── svcache
│   │   │   ├── sss_1558947ad66a13a3c85c2e3e686fde95_3.sss
│   │   │   ├── sss_255ab15c9e47e936ee8888b6299d98_2.sss
│   │   │   ├── sss_365638de3f9c1e9b37fbefa4b68acbb_2.sss
│   │   │   ├── sss_3b7aa417f230a9c4108b5a296bbcc2c_2.sss
│   │   │   ├── sss_55c4b3fc50964b62c6a0eb95f03d7f_2.sss
│   │   │   ├── sss_63ccbb45baf991a0e9fa806b155e7e4f_3.sss
│   │   │   ├── sss_6ca8dc489179388dac2677f8ba590f6_2.sss
│   │   │   ├── sss_743915b184e32efce56b36a9d9e22bf_3.sss
│   │   │   ├── sss_743bde35bd27e8cf2862c461b598cf_3.sss
│   │   │   ├── sss_8dc0c771f3cd2036f1efcb803cec6b4b_3.sss
│   │   │   ├── sss_959d856c62a44ff4efcbb91baafa4be_1.sss
│   │   │   ├── sss_9e38ed41bac33ef34f45e3414e250a9_3.sss
│   │   │   ├── sss_b3969b60c11cde35bc9033a1ddba2312_3.sss
│   │   │   ├── sss_dd3fdcf2b4a482d5135c6a3664b93839_2.sss
│   │   │   └── sss_f6f1e5d1020e2d0c9e8c6d643b7a3_3.sss
│   │   ├── Project_1.aedb
│   │   │   ├── footprint.def
│   │   │   ├── footprint2
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── footprint3
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── layout.def
│   │   │   ├── layout0
│   │   │   │   ├── cell0
│   │   │   │   └── tech.db
│   │   │   ├── lock
│   │   │   │   └── tech.db
│   │   │   ├── padstack
│   │   │   │   └── tech.db
│   │   │   └── padstack.def
│   │   ├── noCap.log
│   │   ├── noCap.s2p
│   │   ├── noCap.s3p
│   │   ├── noCap.siw
│   │   ├── noCap.siwaveresults
│   │   │   ├── 0000_Near_Field_Sim_1
│   │   │   │   ├── 0000_Near_Field_Sim_1.acinfo
│   │   │   │   ├── 0000_Near_Field_Sim_1.cmd
│   │   │   │   ├── 0000_Near_Field_Sim_1.dfv
│   │   │   │   ├── 0000_Near_Field_Sim_1.exec
│   │   │   │   ├── 0000_Near_Field_Sim_1.fac
│   │   │   │   ├── 0000_Near_Field_Sim_1.finished
│   │   │   │   ├── 0000_Near_Field_Sim_1.fpm
│   │   │   │   ├── 0000_Near_Field_Sim_1.gridstats
│   │   │   │   ├── 0000_Near_Field_Sim_1.ipr
│   │   │   │   ├── 0000_Near_Field_Sim_1.lmap
│   │   │   │   ├── 0000_Near_Field_Sim_1.loops
│   │   │   │   ├── 0000_Near_Field_Sim_1.lprof
│   │   │   │   ├── 0000_Near_Field_Sim_1.mfc
│   │   │   │   ├── 0000_Near_Field_Sim_1.model
│   │   │   │   ├── 0000_Near_Field_Sim_1.msh
│   │   │   │   ├── 0000_Near_Field_Sim_1.net
│   │   │   │   ├── 0000_Near_Field_Sim_1.nfinfo
│   │   │   │   ├── 0000_Near_Field_Sim_1.nni
│   │   │   │   ├── 0000_Near_Field_Sim_1.pnt
│   │   │   │   ├── 0000_Near_Field_Sim_1.ppb
│   │   │   │   ├── 0000_Near_Field_Sim_1.prof
│   │   │   │   ├── 0000_Near_Field_Sim_1.simlog
│   │   │   │   ├── 0000_Near_Field_Sim_1.siw
│   │   │   │   ├── 0000_Near_Field_Sim_1.slog
│   │   │   │   ├── 0000_Near_Field_Sim_1.stk
│   │   │   │   ├── 0000_Near_Field_Sim_1.swp
│   │   │   │   ├── 0000_Near_Field_Sim_1.vstk
│   │   │   │   ├── 0000_Near_Field_Sim_1_far_field.cmd
│   │   │   │   ├── 0000_Near_Field_Sim_1_gp.slog
│   │   │   │   ├── 0000_Near_Field_Sim_1_input.loops
│   │   │   │   ├── 0000_Near_Field_Sim_1_invalid_input.loops
│   │   │   │   ├── 0000_Near_Field_Sim_1_near_field.dat
│   │   │   │   ├── 0000_Near_Field_Sim_1_output.fac
│   │   │   │   ├── 0000_Near_Field_Sim_1_output.loops
│   │   │   │   ├── 0000_Near_Field_Sim_1_output.map
│   │   │   │   ├── 0000_Near_Field_Sim_1_output.mfc
│   │   │   │   ├── 0000_Near_Field_Sim_1_output.pnt
│   │   │   │   ├── CouplingTime.txt
│   │   │   │   ├── Performance.txt
│   │   │   │   ├── Segments.txt
│   │   │   │   ├── SegmentsZ.txt
│   │   │   │   ├── StatisticsTraces.txt
│   │   │   │   ├── Traces.txt
│   │   │   │   ├── coupled_vias.txt
│   │   │   │   ├── profile
│   │   │   │   └── solver_initialized.txt
│   │   │   ├── 0001_SYZ_Sweep_1
│   │   │   │   ├── 0001_SYZ_Sweep_1.Sbin
│   │   │   │   ├── 0001_SYZ_Sweep_1.Ybin
│   │   │   │   ├── 0001_SYZ_Sweep_1.Zbin
│   │   │   │   ├── 0001_SYZ_Sweep_1.cmd
│   │   │   │   ├── 0001_SYZ_Sweep_1.cpminfo
│   │   │   │   ├── 0001_SYZ_Sweep_1.dfv
│   │   │   │   ├── 0001_SYZ_Sweep_1.exec
│   │   │   │   ├── 0001_SYZ_Sweep_1.fac
│   │   │   │   ├── 0001_SYZ_Sweep_1.finished
│   │   │   │   ├── 0001_SYZ_Sweep_1.fpm
│   │   │   │   ├── 0001_SYZ_Sweep_1.gridstats
│   │   │   │   ├── 0001_SYZ_Sweep_1.ipr
│   │   │   │   ├── 0001_SYZ_Sweep_1.lmap
│   │   │   │   ├── 0001_SYZ_Sweep_1.loops
│   │   │   │   ├── 0001_SYZ_Sweep_1.lprof
│   │   │   │   ├── 0001_SYZ_Sweep_1.mfc
│   │   │   │   ├── 0001_SYZ_Sweep_1.model
│   │   │   │   ├── 0001_SYZ_Sweep_1.msh
│   │   │   │   ├── 0001_SYZ_Sweep_1.net
│   │   │   │   ├── 0001_SYZ_Sweep_1.nni
│   │   │   │   ├── 0001_SYZ_Sweep_1.outline
│   │   │   │   ├── 0001_SYZ_Sweep_1.pnt
│   │   │   │   ├── 0001_SYZ_Sweep_1.ppb
│   │   │   │   ├── 0001_SYZ_Sweep_1.prof
│   │   │   │   ├── 0001_SYZ_Sweep_1.simlog
│   │   │   │   ├── 0001_SYZ_Sweep_1.siw
│   │   │   │   ├── 0001_SYZ_Sweep_1.slog
│   │   │   │   ├── 0001_SYZ_Sweep_1.stk
│   │   │   │   ├── 0001_SYZ_Sweep_1.syzinfo
│   │   │   │   ├── 0001_SYZ_Sweep_1.vstk
│   │   │   │   ├── 0001_SYZ_Sweep_1_Sdc.bin
│   │   │   │   ├── 0001_SYZ_Sweep_1_Sdc.dat
│   │   │   │   ├── 0001_SYZ_Sweep_1_gp.slog
│   │   │   │   ├── 0001_SYZ_Sweep_1_input.loops
│   │   │   │   ├── 0001_SYZ_Sweep_1_invalid_input.loops
│   │   │   │   ├── 0001_SYZ_Sweep_1_output.fac
│   │   │   │   ├── 0001_SYZ_Sweep_1_output.loops
│   │   │   │   ├── 0001_SYZ_Sweep_1_output.map
│   │   │   │   ├── 0001_SYZ_Sweep_1_output.mfc
│   │   │   │   ├── 0001_SYZ_Sweep_1_output.pnt
│   │   │   │   ├── CouplingTime.txt
│   │   │   │   ├── Performance.txt
│   │   │   │   ├── Segments.txt
│   │   │   │   ├── SegmentsZ.txt
│   │   │   │   ├── StatisticsTraces.txt
│   │   │   │   ├── Traces.txt
│   │   │   │   ├── coupled_vias.txt
│   │   │   │   ├── dcsolns
│   │   │   │   ├── dcthermal
│   │   │   │   ├── profile
│   │   │   │   └── solver_initialized.txt
│   │   │   ├── 0002_Far_Field_Sim_1
│   │   │   │   ├── 0002_Far_Field_Sim_1.acinfo
│   │   │   │   ├── 0002_Far_Field_Sim_1.cmd
│   │   │   │   ├── 0002_Far_Field_Sim_1.dfv
│   │   │   │   ├── 0002_Far_Field_Sim_1.exec
│   │   │   │   ├── 0002_Far_Field_Sim_1.exported
│   │   │   │   ├── 0002_Far_Field_Sim_1.fac
│   │   │   │   ├── 0002_Far_Field_Sim_1.ffinfo
│   │   │   │   ├── 0002_Far_Field_Sim_1.finished
│   │   │   │   ├── 0002_Far_Field_Sim_1.fpm
│   │   │   │   ├── 0002_Far_Field_Sim_1.gridstats
│   │   │   │   ├── 0002_Far_Field_Sim_1.ipr
│   │   │   │   ├── 0002_Far_Field_Sim_1.lmap
│   │   │   │   ├── 0002_Far_Field_Sim_1.loops
│   │   │   │   ├── 0002_Far_Field_Sim_1.lprof
│   │   │   │   ├── 0002_Far_Field_Sim_1.mfc
│   │   │   │   ├── 0002_Far_Field_Sim_1.model
│   │   │   │   ├── 0002_Far_Field_Sim_1.msh
│   │   │   │   ├── 0002_Far_Field_Sim_1.net
│   │   │   │   ├── 0002_Far_Field_Sim_1.nni
│   │   │   │   ├── 0002_Far_Field_Sim_1.pnt
│   │   │   │   ├── 0002_Far_Field_Sim_1.ppb
│   │   │   │   ├── 0002_Far_Field_Sim_1.prof
│   │   │   │   ├── 0002_Far_Field_Sim_1.simlog
│   │   │   │   ├── 0002_Far_Field_Sim_1.siw
│   │   │   │   ├── 0002_Far_Field_Sim_1.slog
│   │   │   │   ├── 0002_Far_Field_Sim_1.stk
│   │   │   │   ├── 0002_Far_Field_Sim_1.swp
│   │   │   │   ├── 0002_Far_Field_Sim_1.vstk
│   │   │   │   ├── 0002_Far_Field_Sim_1_far_field.cmd
│   │   │   │   ├── 0002_Far_Field_Sim_1_far_field.dat
│   │   │   │   ├── 0002_Far_Field_Sim_1_gp.slog
│   │   │   │   ├── 0002_Far_Field_Sim_1_input.loops
│   │   │   │   ├── 0002_Far_Field_Sim_1_invalid_input.loops
│   │   │   │   ├── 0002_Far_Field_Sim_1_output.fac
│   │   │   │   ├── 0002_Far_Field_Sim_1_output.loops
│   │   │   │   ├── 0002_Far_Field_Sim_1_output.map
│   │   │   │   ├── 0002_Far_Field_Sim_1_output.mfc
│   │   │   │   ├── 0002_Far_Field_Sim_1_output.pnt
│   │   │   │   ├── CouplingTime.txt
│   │   │   │   ├── Far Field Sim 1.ffdat
│   │   │   │   ├── Performance.txt
│   │   │   │   ├── Segments.txt
│   │   │   │   ├── SegmentsZ.txt
│   │   │   │   ├── StatisticsTraces.txt
│   │   │   │   ├── Traces.txt
│   │   │   │   ├── coupled_vias.txt
│   │   │   │   ├── profile
│   │   │   │   └── solver_initialized.txt
│   │   │   ├── SI1469775932_NexximTransient_sources.tmp
│   │   │   ├── SI1469776098_NexximTransient_sources.tmp
│   │   │   ├── noCap.asol
│   │   │   ├── noCap_plots.aedt
│   │   │   ├── noCap_plots.aedtresults
│   │   │   │   ├── ManagedFiles_Design1.asol
│   │   │   │   ├── mf_1
│   │   │   │   ├── noCap
│   │   │   │   └── noCap.asol
│   │   │   ├── pi_SI1469775932_0_Vcc_NexximTransient.tmp
│   │   │   ├── pi_SI1469775932_1_p1_NexximTransient.tmp
│   │   │   ├── pi_SI1469775932_2_p2_NexximTransient.tmp
│   │   │   ├── pi_SI1469776098_0_Vcc_NexximTransient.tmp
│   │   │   ├── pi_SI1469776098_1_p1_NexximTransient.tmp
│   │   │   └── pi_SI1469776098_2_p2_NexximTransient.tmp
│   │   └── test.ibs
│   └── 8_project
│       ├── S_paraments(official)
│       │   ├── s5gx_board_SSN_2.siw
│       │   ├── svgx_tx_pkg.s4p
│       │   └── test.ibs
│       ├── finish
│       │   ├── S_parameter.aedb
│       │   │   ├── footprint.def
│       │   │   ├── footprint0
│       │   │   ├── footprint1
│       │   │   ├── footprint2
│       │   │   ├── footprint3
│       │   │   ├── footprint4
│       │   │   ├── footprint5
│       │   │   ├── footprint6
│       │   │   ├── footprint7
│       │   │   ├── footprint8
│       │   │   ├── layout.def
│       │   │   ├── layout0
│       │   │   ├── lock
│       │   │   ├── padstack
│       │   │   └── padstack.def
│       │   ├── S_parameter.aedt
│       │   ├── S_parameter.aedtresults
│       │   ├── TDR_simulation.aedb
│       │   │   ├── footprint.def
│       │   │   ├── footprint0
│       │   │   ├── footprint1
│       │   │   ├── footprint10
│       │   │   ├── footprint2
│       │   │   ├── footprint3
│       │   │   ├── footprint4
│       │   │   ├── footprint5
│       │   │   ├── footprint6
│       │   │   ├── footprint7
│       │   │   ├── footprint8
│       │   │   ├── footprint9
│       │   │   ├── layout.def
│       │   │   ├── layout0
│       │   │   ├── lock
│       │   │   ├── padstack
│       │   │   └── padstack.def
│       │   ├── TDR_simulation.aedt
│       │   ├── TDR_simulation.aedtresults
│       │   │   ├── ManagedFiles_Design0.asol
│       │   │   ├── TDR_simulation.asol
│       │   │   └── mf_0
│       │   └── s5gx_board.siw
│       └── s5gx_board.siw
└── 基于ANSYS的信号和电源完整性设计与分析配套资料.zip

1014 directories, 2167 files


实例下载地址

基于ANSYS的信号和电源完整性设计与分析配套资料

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享及AI技术自动生成,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警