在好例子网,分享、交流、成长!
您当前所在位置:首页Others 开发实例Clojure → FPGA 至简设计原理与应用

FPGA 至简设计原理与应用

Clojure

下载此实例
  • 开发语言:Others
  • 实例大小:3.75M
  • 下载次数:26
  • 浏览次数:350
  • 发布时间:2022-05-22
  • 实例类别:Clojure
  • 发 布 人:hughesw
  • 文件格式:.pdf
  • 所需积分:2
 相关标签: verilog Log

实例介绍

【实例简介】FPGA 至简设计原理与应用

【实例截图】

【核心代码】

目 目 录
FPGA 至简设计原理与应用 ......................................................................................................... 1
言 硬件描述语言 Verilog .................................................................................................................. 1
疑 学习答疑 Q 群:764574006 ........................................................................................................ 1
官网:www.mdy-edu.com ........................................................................................................... 1
论坛:www.fpgabbs.com ............................................................................................................ 1
第一章 硬件描述语言 VERILOG .......................................................................................... 3
第 1 节 Verilog 的历史 .................................................................................................. 3
第 2 节 综合和仿真 ....................................................................................................... 4
2.1 综合 ........................................................................................................................ 4
2.2 仿真 ........................................................................................................................ 4
2.3 可综合设计 ............................................................................................................ 5
第 3 节 模块结构 ........................................................................................................... 7
3.1 模块介绍 ................................................................................................................ 7
3.2 模块名和端口定义................................................................................................ 8
3.3 参数定义 ................................................................................................................ 9
3.4 接口定义 ................................................................................................................ 9
3.5 信号类型 ................................................................................................................ 9
3.6 功能描述 ................................................................................................................ 9
3.7 模块例化 .............................................................................................................. 10
第 4 节 信号类型 ......................................................................................................... 10
4.1 信号位宽 .............................................................................................................. 11
4.2 线网类型 wire...................................................................................................... 11
4.3 寄存器类型 reg ................................................................................................... 11
4.4 wire 和 reg 的区别 ............................................................................................... 12
第 5 节 功能描述-组合逻辑 ......................................................................................... 13
5.1 程序语句 .............................................................................................................. 13
5.2 数字进制 .............................................................................................................. 15
5.3 算术运算符 .......................................................................................................... 21
5.4 逻辑运算符 .......................................................................................................... 28
5.5 按位逻辑运算符 .................................................................................................. 33
5.6 关系运算符 .......................................................................................................... 37
5.7 移位运算符 .......................................................................................................... 38
5.8 条件运算符 .......................................................................................................... 43
5.9 拼接运算符 .......................................................................................................... 52
第 6 节 功能描述-时序逻辑 ......................................................................................... 53
6.1 always 语句 ........................................................................................................... 53
6.2 D 触发器 ............................................................................................................... 54
6.3 时钟 ...................................................................................................................... 57
6.4 时序逻辑代码和硬件.......................................................................................... 57
6.5 阻塞赋值和非阻塞赋值 ..................................................................................... 61

标签: verilog Log

实例下载地址

FPGA 至简设计原理与应用

不能下载?内容有错? 点击这里报错 + 投诉 + 提问

好例子网口号:伸出你的我的手 — 分享

网友评论

发表评论

(您的评论需要经过审核才能显示)

查看所有0条评论>>

小贴士

感谢您为本站写下的评论,您的评论对其它用户来说具有重要的参考价值,所以请认真填写。

  • 类似“顶”、“沙发”之类没有营养的文字,对勤劳贡献的楼主来说是令人沮丧的反馈信息。
  • 相信您也不想看到一排文字/表情墙,所以请不要反馈意义不大的重复字符,也请尽量不要纯表情的回复。
  • 提问之前请再仔细看一遍楼主的说明,或许是您遗漏了。
  • 请勿到处挖坑绊人、招贴广告。既占空间让人厌烦,又没人会搭理,于人于己都无利。

关于好例子网

本站旨在为广大IT学习爱好者提供一个非营利性互相学习交流分享平台。本站所有资源都可以被免费获取学习研究。本站资源来自网友分享,对搜索内容的合法性不具有预见性、识别性、控制性,仅供学习研究,请务必在下载后24小时内给予删除,不得用于其他任何用途,否则后果自负。基于互联网的特殊性,平台无法对用户传输的作品、信息、内容的权属或合法性、安全性、合规性、真实性、科学性、完整权、有效性等进行实质审查;无论平台是否已进行审查,用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。本站所有资源不代表本站的观点或立场,基于网友分享,根据中国法律《信息网络传播权保护条例》第二十二与二十三条之规定,若资源存在侵权或相关问题请联系本站客服人员,点此联系我们。关于更多版权及免责申明参见 版权及免责申明

;
报警