Calterah Alps Radar Baseband User Guide

【实例简介】Calterah Alps Radar Baseband User Guide

Calterah Alps radar sensor chip integrates not only a 77/79GHz FMCW transceiver but also a radar baseband process-
ing unit (RBPU), which enables all kinds of radar applications. This book is a user guide specially developed for the
usage of the baseband processor. This chapter gives a summary of baseband features for the products in Alps Family
and an overview of the processing unit, which, in particular, includes a general introduction, a brief review of FMCW
radar system, and special built-in features designed for the processor.

【实例截图】

【核心代码】

TABLE OF CONTENT
1 Overview 11
1.1 Baseband Features for Alps Family . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.3 A Brief Introduction to FMCW Radar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
1.4 Architecture Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
1.4.1 Data Processing Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
1.4.2 Performance Benchmarks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
1.5 Advanced Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2 Data Representation 17
2.1 Fixed-Point Integer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.2 Fixed-Point Real Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.3 Pseudo-Floating Real Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.4 Complex Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.4.1 Simple Complex Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.4.2 Complex Number with Common Exponent . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.5 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
3 Hardware Programming Interfaces 23
3.1 Overview of Radar Baseband Process Unit (RBPU) . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.1.1 Hardware Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.2 Interface between Hardware and CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.2.1 Accessing Registers and Memories of RBPU . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.2.1.1 Accessing Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.2.1.2 Accessing Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.2.1.3 Memory Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.2.2 Bank Shifting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.2.2.1 Static Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.2.2.2 Dynamic Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.2.3 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.2.4 Outputting Results . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.3 Hardware Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.4 SoC Address Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.5 Software Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
3.6 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
3.6.1 Configuration for Basic Radar Baseband Signal Processing . . . . . . . . . . . . . . . . . . 34
3.6.1.1 Example 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
3.6.1.2 Example 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
4 FMCW Waveform Generator 37
i
4.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
4.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4.3.1 Basic Chirp Cell in FMCW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4.3.2 Virtual Array Mode (VAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
4.3.3 Frequency Hopping Mode (FH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
4.3.4 Phase Scramble Mode (PS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
4.3.5 Chirp Shifting Mode (CS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
4.3.6 Anti Velocity Ambiguity with Chirp Delay (Anti-VELAMB CD) . . . . . . . . . . . . . . . 42
4.3.7 Auto Gain Control (AGC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.3.8 Frame Interleaving . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.3.9 Programmable Commands for Chirps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.4 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.4.1 How to Access FMCW Related Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.4.1.1 Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.4.2 Basic Functions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.4.2.1 Generating Basic FMCW Frames . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.4.2.2 Starting FMCW Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.4.3 Advanced Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.4.3.1 Virtual Array Mode (VAM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.4.3.2 Frequency Hopping Mode (FH) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
4.4.3.3 Phase Scramble Mode (PS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
4.4.3.4 Chirp Shifting Mode (CS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
4.4.3.5 Anti Velocity Ambiguity with Chirp Delay (Anti-VELAMB CD) . . . . . . . . . . 56
4.4.3.6 Auto Gain Control (AGC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
4.4.3.7 Frame Interleaving . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.4.4 Coexistence among Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
4.4.5 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
4.5 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
4.5.1 Example A: Generating Basic FMCW Waveform . . . . . . . . . . . . . . . . . . . . . . . 65
4.5.2 Example B: FMCW with VAM Enabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
4.5.3 Example C: FMCW with FH and VAM Enabled . . . . . . . . . . . . . . . . . . . . . . . . 71
4.5.4 Example D: FMCW with VAM, AGC, and CS Enabled . . . . . . . . . . . . . . . . . . . . 74
4.6 Software and Setting Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
4.7 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
4.7.1 Non-Banked Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
4.7.2 Banked Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
5 Sample Preprocess 87
5.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
5.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
5.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
5.3 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.3.1 Programming Chirp Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.3.2 Programming Decimation Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.4 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
5.5 Software and Configuration Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
5.5.1 Configuring Decimation Filter for Constant DC Gain . . . . . . . . . . . . . . . . . . . . . 92
5.5.2 Coexistence with DC Calibration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
5.6 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
6 Fast Fourier Transform (FFT) 97
6.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
6.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
ii
6.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
6.2.1 FFT Source Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
6.2.2 FFT Windows . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
6.2.3 FFT Engine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
6.2.4 Zero Doppler Removal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
6.2.5 Phase Compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
6.3 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
6.3.1 FFT Source Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
6.3.1.1 CFG_SAM_SINKER . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
6.3.1.2 CFG_SYS_ENABLE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
6.3.2 FFT Windows . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
6.3.2.1 Window Size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
6.3.2.2 Window RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
6.3.2.3 No Windowing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
6.3.3 FFT Engine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
6.3.3.1 FFT Size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
6.3.3.2 FFT Stage Shifter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
6.3.4 Zero Doppler Removal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
6.3.5 Phase Compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
6.4 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
6.4.1 FFT Source Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
6.4.2 FFT Windows . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
6.4.3 FFT Size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
6.4.4 Phase Compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
6.5 Software and Config Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
6.5.1 Sizes of FFTs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
6.5.2 FFT Stage Shifters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
6.6 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
6.6.1 Register Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
6.6.2 FFT Windows . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
7 Constant False Alarm Rate (CFAR) Detectors 107
7.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
7.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
7.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
7.2.1 CFAR Combiner . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107
7.2.2 RDM Region Partition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
7.2.3 Sliding Windows . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
7.2.3.1 Rectangular Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
7.2.3.2 Cross Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
7.2.3.3 Boundary Behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
7.2.4 Object Searching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
7.2.4.1 Peak Detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
7.2.4.2 CA-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
7.2.4.3 OS-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
7.2.4.4 SOGO-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
7.2.4.5 NR-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
7.3 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
7.3.1 Combination Engines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
7.3.2 RDM Region Partition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
7.3.3 Sliding Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
7.3.3.1 Rectangular Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
7.3.3.2 Cross Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
7.3.4 Object Searching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
iii
7.3.4.1 Peak Detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
7.3.4.2 CFAR Parameter Space Management . . . . . . . . . . . . . . . . . . . . . . . . . 119
7.3.4.3 CA-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
7.3.4.4 OS-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
7.3.4.5 SOGO-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
7.3.4.6 NR-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
7.4 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
7.5 Software and Configuration Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
7.5.1 SISO vs MIMO Combiners . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
7.5.2 Cross Window vs Rectangular Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
7.5.3 Peak Detector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
7.5.4 CFAR Tuning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
7.5.5 Region Dependent CFAR Schemes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
7.6 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
8 Direction of Arrival (DoA) Estimators 127
8.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
8.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 127
8.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
8.2.1 Digital Beamforming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
8.2.1.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
8.2.1.2 DBF Power Spectrum Engine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
8.2.1.3 Object Decision Engine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
8.2.1.3.1 Orthogonal Match Pursuit Mode (OMP) . . . . . . . . . . . . . . . . . . 130
8.2.1.3.2 Iterative Peak Mode (IPM) . . . . . . . . . . . . . . . . . . . . . . . . . 130
8.2.1.3.3 Non-Iterative Peak Mode (Non-IPM) . . . . . . . . . . . . . . . . . . . . 131
8.2.1.3.4 Full Peak Mode (FPM) . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
8.2.1.3.5 Raw-Fine Searching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
8.2.2 Deterministic Maximum Likelihood (DML) . . . . . . . . . . . . . . . . . . . . . . . . . . 132
8.2.2.1 DML Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
8.2.2.2 Two-Step Searching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
8.2.2.3 Distribution of Candidate Angles . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
8.2.2.4 Reflector Number Estimator (RNE) . . . . . . . . . . . . . . . . . . . . . . . . . . 134
8.3 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
8.3.1 Control of Signal Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
8.3.2 Programming Steering Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
8.3.3 Digital Beamforming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
8.3.3.1 DBF Power Spectrum Engine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
8.3.3.2 Object Decision Engine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
8.3.3.2.1 Orthogonal Match Pursuit Mode (OMP) . . . . . . . . . . . . . . . . . . 137
8.3.3.2.2 (Non-)Iterative Peak Mode . . . . . . . . . . . . . . . . . . . . . . . . . 138
8.3.3.2.3 Full Peak Mode (FPM) . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
8.3.3.2.4 Raw-Fine Searching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
8.3.4 Deterministic Maximum Likelihood . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
8.3.4.1 Two-Step Searching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
8.3.4.2 Distribution of Candidate Angles . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
8.3.4.3 Reflector Number Estimator (RNE) . . . . . . . . . . . . . . . . . . . . . . . . . . 140
8.3.5 Number of CFAR Outputs for DoA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
8.4 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
8.4.1 Digital Beamforming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
8.4.2 Deterministic Maximum Likelihood . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
8.5 Software and Configuration Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
8.5.1 DBF vs DML . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
8.5.2 Steering Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
iv
8.5.3 Digital Beamforming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
8.5.3.1 Modes of Object Decision Engine . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
8.5.3.2 Tuning Knobs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
8.5.4 Deterministic Maximum Likelihood . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
8.5.4.1 Steering Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
8.5.4.2 Configuration of 𝑒 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
8.5.4.3 Configuration of 𝑙 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
8.5.4.4 Configuration of 𝑡𝑢𝑏𝑠𝑢, 𝑡𝑢𝑓𝑞 and 𝑓𝑜𝑒 . . . . . . . . . . . . . . . . . . . . . . . . . 146
8.5.4.5 Reflector Number Estimator (RNE) . . . . . . . . . . . . . . . . . . . . . . . . . . 147
8.6 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
8.6.1 Digital Beamforming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
8.6.2 Deterministic Maximum Likelihood . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
9 Virtual Array (MIMO) 151
9.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
9.1.1 Background . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
9.1.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
9.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
9.2.1 TDM (Time-Division Modulation) MIMO . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
9.2.2 BPM (Binary-Phase Modulation) MIMO . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
9.2.3 Phase Compensation in Virtual Array . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
9.2.4 2D DoA in Virtual Array . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
9.2.4.1 Background . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
9.2.4.2 Normal Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
9.2.4.3 Single Shot Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
9.2.4.4 Combined Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
9.3 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
9.3.1 Virtual Array . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
9.3.2 2D DoA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
9.3.2.1 Digital Beamforming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
9.3.2.1.1 Normal Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
9.3.2.1.2 Single Shot Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
9.3.2.1.3 Combined Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
9.3.2.2 Deterministic Maximal Likelihood . . . . . . . . . . . . . . . . . . . . . . . . . . 168
9.3.2.2.1 Normal Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
9.3.2.2.2 Single Shot Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
9.3.2.2.3 Combined Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
9.4 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
9.4.1 Functional Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169
9.4.2 Memory Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
9.4.3 Constraints for 2D DoA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
9.4.3.1 Using Digital Beamforming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
9.4.3.2 Using Deterministic Maximum Likelihood . . . . . . . . . . . . . . . . . . . . . . 171
9.4.3.2.1 Memory Limitation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
9.4.3.2.2 Two-Step Searching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
9.5 Software and Configuration Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
9.5.1 Software and Configuration Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
9.5.2 Software Suggestions for DoA Related Registers . . . . . . . . . . . . . . . . . . . . . . . 173
9.5.3 Digital Beamforming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
9.5.4 Deterministic Maximal Likelihood . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
9.6 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
9.6.1 Configuring Radio Part . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
9.6.2 Configuring Baseband for Virtual Array . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
9.6.3 Configuring Baseband for 2D DoA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
v
9.6.4 Configuring Signal Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
9.6.5 Configuring Steering Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 177
9.6.6 Configuring for Digital Beamforming . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
9.6.7 Deterministic Maximal Likelihood . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
10 Auto Gain Control (AGC) 185
10.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
10.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
10.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
10.2.1 Basic AGC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
10.2.2 AGC Alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
10.2.3 ADC Compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
10.2.4 AGC IRQs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
10.3 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
10.3.1 Basic AGC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
10.3.1.1 Gain Code and Gain Value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
10.3.1.2 Glitch Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
10.3.1.3 Clip Tables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
10.3.1.4 Monitoring-Related AGC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 191
10.3.1.5 IRQ-Related AGC Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
10.3.2 AGC Alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
10.3.3 ADC Compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
10.3.4 AGC IRQs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
10.3.5 AGC Coexistence with Virtual Array . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
10.4 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
10.5 Software and Configuration Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 194
10.6 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
10.6.1 Configuring Radio Part . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
10.6.2 Configuring Baseband Part . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
10.6.2.1 Configuring Gain Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
10.6.2.2 Configuring Glitch Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 197
10.6.2.3 Configure Initial Gain and First Two Clip Tables . . . . . . . . . . . . . . . . . . . 197
10.6.2.4 Setting Final Gain Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
10.6.2.5 Setting IRQ-Related AGC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
10.6.2.6 Configuring AGC Alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
10.6.2.7 Configuring ADC Compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
10.6.3 Configuring Control Bit to Enable AGC . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
11 Interference Avoidance and Mitigation 201
11.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
11.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
11.2.1 Interference Avoidance Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
11.2.1.1 XOR Chain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
11.2.1.2 Phase Scrambling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202
11.2.1.3 Frequency Hopping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
11.2.1.4 Chirp Shifting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
11.2.1.5 Coexistence of Frequency Hopping and Chirp Shifting . . . . . . . . . . . . . . . . 204
11.2.2 Interference Mitigation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
11.2.2.1 Interference Generation Analysis . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
11.2.2.2 Mitigation of High Frequency Part in Interference Waveform . . . . . . . . . . . . 207
11.2.2.2.1 Detecting HF Part of Interference . . . . . . . . . . . . . . . . . . . . . . 207
11.2.2.2.2 Suppressing HF Part of Interference . . . . . . . . . . . . . . . . . . . . 207
11.2.2.3 Mitigation of Low Frequency Part in Interference Waveform . . . . . . . . . . . . 208
11.2.2.3.1 Detecting LF Part of Interference . . . . . . . . . . . . . . . . . . . . . . 208
vi
11.2.2.3.2 Suppressing LF Part of Interference . . . . . . . . . . . . . . . . . . . . 208
11.3 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
11.3.1 Interference Avoidance Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
11.3.1.1 Enabling Interference Avoidance Modes . . . . . . . . . . . . . . . . . . . . . . . 208
11.3.1.2 Programming XOR Chain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
11.3.1.3 Programming Frequency Hopping and Chirp Shifting . . . . . . . . . . . . . . . . 209
11.3.1.4 Programming Phase Scrambling . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
11.3.2 Interference Mitigation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
11.4 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
11.4.1 Interference Avoidance Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
11.4.2 Interference Mitigation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
11.5 Software and Configuration Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
11.5.1 Interference Avoidance Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
11.5.1.1 XOR chain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
11.5.1.2 Frequency Hopping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
11.5.1.3 Chirp Shifting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
11.5.2 Interference Mitigation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
11.6 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
11.6.1 Interference Avoidance Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
11.6.2 Interference Mitigation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
12 Frame Interleaving 217
12.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
12.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
12.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
12.2.1 Single Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
12.2.2 Rotate Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
12.3 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
12.3.1 Single Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
12.3.1.1 Baseband Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
12.3.2 Rotate Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
12.3.2.1 Baseband Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
12.3.3 Interaction Between CPU and Baseband . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
12.4 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
12.4.1 Registers for Rotate Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
12.4.2 RAMs for Rotate Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
12.4.2.1 Non-Banked RAMs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
12.4.2.2 Banked RAMs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
12.4.2.3 MEM_RLT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
12.4.2.4 RAMs with Address Pointers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
12.4.3 Aligning Baseband and Radio . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
12.5 Software and Configuration Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
12.5.1 Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
12.5.1.1 Initialization Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
12.5.1.2 Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
12.5.1.3 Pseudo-Code for Rotate Mode Initialization . . . . . . . . . . . . . . . . . . . . . 226
12.5.1.4 Pseudo-Code for Single Mode Initialization . . . . . . . . . . . . . . . . . . . . . 226
12.5.2 Configuration Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
12.6 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
12.6.1 MRR and SRR Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
12.6.1.1 MRR Settings in Bank 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
12.6.1.2 SRR Settings in Bank 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
12.6.2 Frame Interleaving Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
12.6.2.1 Baseband Switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
vii
12.6.2.2 Radio Switch . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
13 Anti Velocity Ambiguity (Anti-VELAMB) 231
13.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
13.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
13.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
13.2.1 Anti Velocity Ambiguity with Chirp Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
13.2.1.1 Number Of 𝑟 and Unambiguous Range of Doppler Frequency . . . . . . . . . . . . 233
13.2.1.2 Estimating Ambiguity Factor 𝑟 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
13.2.1.3 Phase Compensation for Virtual Array . . . . . . . . . . . . . . . . . . . . . . . . 234
13.2.1.4 High Speed Compensation for 𝑞 𝑞𝑓𝑏𝑙 . . . . . . . . . . . . . . . . . . . . . . . . . 235
13.2.1.5 Coexistence with Interference Avoidance and AGC . . . . . . . . . . . . . . . . . 235
13.2.2 Anti Velocity Ambiguity with Multi-Frame . . . . . . . . . . . . . . . . . . . . . . . . . . 235
13.2.2.1 Mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
13.3 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
13.3.1 Anti Velocity Ambiguity with Chirp Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
13.3.1.1 Enabling Anti-VELAMB CD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 237
13.3.1.2 Configuring Unambiguous Range of Doppler frequency . . . . . . . . . . . . . . . 237
13.3.1.3 Phase Compensation for Virtual Array . . . . . . . . . . . . . . . . . . . . . . . . 238
13.3.1.4 Estimating Ambiguity Factor 𝑟 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
13.3.1.5 High Speed Compensation for 𝑞 𝑞𝑓𝑏𝑙 . . . . . . . . . . . . . . . . . . . . . . . . . 239
13.3.2 Anti Velocity Ambiguity with Multi-Frame . . . . . . . . . . . . . . . . . . . . . . . . . . 239
13.4 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
13.5 Software and Configuration Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
13.5.1 Anti Velocity Ambiguity with Chirp Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . 240
13.5.2 Anti Velocity Ambiguity with Multi-Frame . . . . . . . . . . . . . . . . . . . . . . . . . . 243
13.6 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
13.6.1 Anti Velocity Ambiguity with Chirp Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
13.6.2 Anti Velocity Ambiguity with Multi-Frame . . . . . . . . . . . . . . . . . . . . . . . . . . 246
13.6.2.1 Multi-Frame Interleaving Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
13.6.2.2 Example Matching Algorithm . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
13.6.2.3 Solving Velocity Ambiguity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
14 Noise Estimator 253
14.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
14.1.1 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
14.1.2 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
14.1.3 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
14.1.4 Software and Configuration Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
14.1.5 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
15 Data Collection and Hardware-in-the-Loop (HIL) 257
15.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
15.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
15.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
15.2.1 Standard Output Data Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 257
15.2.1.1 Data Collection Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
15.2.1.2 SAMPLE Output Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
15.2.1.2.1 SAMPLE Output Data Format . . . . . . . . . . . . . . . . . . . . . . . 258
15.2.1.2.2 SAMPLE Output Data Size . . . . . . . . . . . . . . . . . . . . . . . . . 259
15.2.1.2.3 SAMPLE Output Data Order . . . . . . . . . . . . . . . . . . . . . . . . 260
15.2.1.3 1D-FFT and 2D-FFT Output Data . . . . . . . . . . . . . . . . . . . . . . . . . . 262
15.2.1.3.1 FFT Output Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . 262
15.2.1.3.2 FFT Output Data Size . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
viii
15.2.1.3.3 FFT Output Data Order . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
15.2.1.4 Clock Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
15.2.2 Debug Data Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
15.2.2.1 Data Collection Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
15.2.2.2 SAMPLE Debug Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
15.2.2.2.1 Debug Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
15.2.2.2.2 SAMPLE Debug Data Size . . . . . . . . . . . . . . . . . . . . . . . . . 265
15.2.2.2.3 SAMPLE Debug Data Order . . . . . . . . . . . . . . . . . . . . . . . . 266
15.2.2.3 CFAR Debug Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
15.2.2.3.1 CFAR Debug Data Format . . . . . . . . . . . . . . . . . . . . . . . . . 267
15.2.2.3.2 CFAR Debug Data Size . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
15.2.2.3.3 CFAR Debug Data Order . . . . . . . . . . . . . . . . . . . . . . . . . . 267
15.2.2.4 DoA Debug Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
15.2.2.4.1 DoA Debug Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . 268
15.2.2.4.2 DoA Debug Data Size . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
15.2.2.4.3 DoA Debug Data Order . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
15.2.2.5 Clock Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
15.2.3 HIL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
15.2.3.1 HIL Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
15.2.3.2 HIL Input Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
15.2.3.2.1 HIL Input Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
15.2.3.2.2 HIL Input Data Size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
15.2.3.2.3 HIL Input Data Order . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
15.2.3.3 Clock Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271
15.3 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271
15.3.1 Baseband Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271
15.3.1.1 Data Source Selection Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
15.3.1.2 Data Size Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
15.3.2 DMU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
15.4 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
15.4.1 Standard Output Data Size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
15.4.1.1 2MB Limited . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
15.4.1.2 Memory Sharing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
15.4.1.3 Anti Velocity Ambiguity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
15.4.2 SAMPLE Debug Data Size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
15.4.3 CFG_SYS_ENABLE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
15.4.4 CFG_SAM_FORCE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
15.4.5 Streaming out . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
15.5 Software and Configuration Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
15.5.1 Register Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
15.5.2 Standard Output Data Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277
15.5.2.1 Baseband Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277
15.5.2.1.1 SAMPLE Output Data Collection . . . . . . . . . . . . . . . . . . . . . 277
15.5.2.1.2 1D-FFT Output Data Collection . . . . . . . . . . . . . . . . . . . . . . 279
15.5.2.1.3 2D-FFT Output Data Collection . . . . . . . . . . . . . . . . . . . . . . 281
15.5.2.2 DMU Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
15.5.3 Debug Data Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
15.5.3.1 Baseband Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
15.5.3.2 DMU Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 281
15.5.4 HIL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
15.5.4.1 Baseband Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 282
15.5.4.2 DMU Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
15.6 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 284
ix
16 Functional Safety 285
16.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
16.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 285
16.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
16.2.1 Logic BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
16.2.2 Analog BIST with Shadow Bank . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
16.2.3 ECC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
16.3 Programming Interfaces . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
16.3.1 Logic BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
16.3.2 Analog BIST with Shadow Bank . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
16.3.2.1 Baseband Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
16.3.2.2 Analog Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 289
16.3.3 ECC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
16.4 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
16.4.1 Logic BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
16.4.2 Analog BIST with Shadow Bank . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
16.4.2.1 CFG_SYS_SIZE_VEL_FFT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
16.4.2.2 CFG_SAM_FORCE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292
16.4.3 ECC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292
16.4.3.1 Single-Bit Error to IRQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292
16.4.3.2 Double-Bit Error to EMU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292
16.5 Examples . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 292
16.5.1 Baseband Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293
16.5.2 Firmware Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293
17 Cascade Mode 295
17.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 295
17.1.1 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296
17.2 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296
17.2.1 Synchronization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297
17.2.2 Data Exchange and Process Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 298
17.3 Limitation and Constraints . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 298
17.4 Software and Config Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299
A Memory Mapping Table 301
B Baseband Register Tables 303
C Baseband Shadow Bank (Bank 5) Registers 333
D Revision History 335
E Important Notice and Disclaimer 337
Bibliography 339
Index 341
x
LIST OF FIGURES
1.1 View of Linear Chirp Signal over Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
1.2 Multiple FMCW Chirps Form an FMCW Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
1.3 FMCW Chirps with Their Reflection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
1.4 Direction of Arrival Estimation with Antenna Array . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
1.5 Signal/Data Processing Flow of Alps Radar Baseband Processing Unit . . . . . . . . . . . . . . . . . 15
2.1 Bit Arrangement of Pseudo-Floating Real Number . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.2 Underlying Structure of Complex Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
2.3 Underlying Structure of Complex Number with Common Exponent . . . . . . . . . . . . . . . . . . 20
3.1 Baseband Block Diagram and Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.2 Finite State Machine of Baseband Core . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
3.3 Signal and Control Flow between FMCW Generator and Baseband Core . . . . . . . . . . . . . . . . 27
3.4 Memory Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
3.5 Baseband Register and Memory Bank Shift . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.6 Memory Layout of Result Output . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
3.7 Baseband Process Flow When CFG_SAM_SINKER is Set to 0 . . . . . . . . . . . . . . . . . . . . . 34
3.8 Baseband Process Flow When CFG_SAM_SINKER is Set to 1 . . . . . . . . . . . . . . . . . . . . . 35
4.1 Structure of FMCW Waveform Generator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
4.2 A Basic FMCW Chirp Cell . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
4.3 Time Division Modulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
4.4 Binary Phase Modulation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
4.5 Frequency Hopping Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
4.6 Phase Scramble Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
4.7 Chirp Shifting Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
4.8 Anti Velocity Ambiguity with Chirp Delay Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
4.9 AGC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.10 Frame Interleaving Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
4.11 Fast Settling during FMCW . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44
4.12 Topology between radio registers and CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.13 Layout for Radio Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.14 Data Format for Accessing Radio Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
4.15 Data Format for Returned Values of Radio Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.16 A Basic FMCW Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.17 FMCW Start Source . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4.18 FMCW Continuous Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.19 FMCW Waveform Generated by Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
4.20 Single Tone Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.21 TX Status Controlling Groups in VAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
1
List of Figures
4.22 Controlling Group Sequence When 𝑞𝑓𝑠𝑗𝑝𝑒 = 1 in VAM . . . . . . . . . . . . . . . . . . . . . . . . 52
4.23 Controlling Group Sequence When 𝑞𝑓𝑠𝑗𝑝𝑒 = 2 in VAM . . . . . . . . . . . . . . . . . . . . . . . . 52
4.24 Controlling Group Sequence When 𝑞𝑓𝑠𝑗𝑝𝑒 = 3 in VAM . . . . . . . . . . . . . . . . . . . . . . . . 53
4.25 Controlling Group Sequence 𝑞𝑓𝑠𝑗𝑝𝑒 = 4 in VAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
4.26 32-Bit XOR Chain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
4.27 Both Anti-VELAMB CD and VAM Are Enabled, When VAM Period 𝑄 = 1 . . . . . . . . . . . . . . 57
4.28 Differences between VAM on and off Under Anti-VELAMB CD . . . . . . . . . . . . . . . . . . . . 57
4.29 Both Anti-VELAMB CD and VAM Are Enabled, When VAM Period 𝑄 = 2 . . . . . . . . . . . . . . 58
4.30 Both Anti-VELAMB CD and VAM Are Enabled, When VAM Period 𝑄 = 3 . . . . . . . . . . . . . . 58
4.31 Both Anti-VELAMB CD and VAM Are Enabled, When VAM Period 𝑄 = 4 . . . . . . . . . . . . . . 59
4.32 RXBB Gain Control in AGC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.33 Frame Interleaving Controlling Vector . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
4.34 Frame Limitation for CS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
4.35 FMCW Virtual Array Mode with Period = 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
4.36 FMCW Frequency Hopping Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
4.37 FMCW with Frequency Hopping and VAM Enabled . . . . . . . . . . . . . . . . . . . . . . . . . . 74
4.38 FMCW Chirp Shifting Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
4.39 FMCW Chirp Shifting Mode with Delay of 5 us . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
4.40 FMCW with VAM, AGC, and CS Enabled . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
4.41 Structure between ADC and Dual Port Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 77
4.42 Relationship between Counter Length and Chirp Length . . . . . . . . . . . . . . . . . . . . . . . . 78
5.1 Data Storage Format in MEM_SAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
5.2 Functional Diagram of the Sampling Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
5.3 Timing of 4-Channel ADC Data Transmission and Chirp Synchronization . . . . . . . . . . . . . . . 89
5.4 Dumping Sampling Output to GPIO before Fed into 2D-FFT Module . . . . . . . . . . . . . . . . . 89
5.5 Parameters of Chirp and Its Effective Sampling Positions . . . . . . . . . . . . . . . . . . . . . . . . 89
5.6 Down-Sampling Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
5.7 Second-Order Section of Chebyshev Type II Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90
5.8 Post-Process at Output of Last (Fourth) Second-Order Section . . . . . . . . . . . . . . . . . . . . . 90
5.9 Data Flow in Decimation Filter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
5.10 IIR Filter Amplitude and Phase Response for Decimation Factor = 2 . . . . . . . . . . . . . . . . . . 93
5.11 IIR Filter Amplitude and Phase Response for Decimation Factor = 4 . . . . . . . . . . . . . . . . . . 93
5.12 IIR Filter Amplitude and Phase Response for Decimation Factor = 8 . . . . . . . . . . . . . . . . . . 94
6.1 Diagram of FFT Computing Unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
6.2 A Diagram of Radix-2 Butterfly Used in FFT Engine . . . . . . . . . . . . . . . . . . . . . . . . . . 100
6.3 Memory Table Layout of FFT Windows . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
7.1 Diagram of SISO Combination . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
7.2 MIMO Combination . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
7.3 Region Partition in RDM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
7.4 Decimation of Rectangular Window Mask . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
7.5 Example Cross Window . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
7.6 Diagram of CA-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
7.7 Diagram of OS-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
7.8 Diagram of SOGO-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
7.9 Diagram of NR-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
7.10 SISO Combination Engine Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
7.11 MIMO Combination Engine Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
7.12 Bit Mask Packing in Register CFG_CFR_MSK_DS_i[0-3] . . . . . . . . . . . . . . . . . . . . . . 118
7.13 Bit Map of CFG_CFR_MSK_PK_0i . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
7.14 Parameter 0: Bit Map of CFG_CFR_PRM_0_0 and CFG_CFR_PRM_0_1 . . . . . . . . . . . . . . 120
7.15 Parameter 1: Bit Map of CFG_CFR_PRM_1_0, CFG_CFR_PRM_1_1, and CFG_CFR_PRM_1_2 . 120
2 ©2021, Calterah Semiconductor
List of Figures
7.16 Parameter 2: Bit Map of CFG_CFR_PRM_2_0, CFG_CFR_PRM_2_1, and CFG_CFR_PRM_2_2 . 120
7.17 Parameter 3: Bit Map of CFG_CFR_PRM_3_0, CFG_CFR_PRM_3_1, CFG_CFR_PRM_3_2, and
CFG_CFR_PRM_3_3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
7.18 Parameter 4: Bit Map of CFG_CFR_PRM_4_0 and CFG_CFR_PRM_4_1 . . . . . . . . . . . . . . 121
7.19 Parameter 5: Bit Map of CFG_CFR_PRM_5_0 and CFG_CFR_PRM_5_1 . . . . . . . . . . . . . . 121
7.20 Parameter 6: Bit Map of CFG_CFR_PRM_6_0, CFG_CFR_PRM_6_1, CFG_CFR_PRM_6_2, and
CFG_CFR_PRM_6_3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
8.1 Diagram of DBF Engine for Estimation of DoA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
8.2 Diagram of DBF Power Spectrum Engine for Estimation of DoA . . . . . . . . . . . . . . . . . . . . 129
8.3 DML Engine Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
8.4 Signal Vector Mapping for Rx channels with Virtual Array. . . . . . . . . . . . . . . . . . . . . . . . 135
8.5 Memory Layout for Steering Vector Programming . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
8.6 Memory Layout of 𝑒 and 𝑙 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 140
8.7 Illustration of Reflected Wave and Its Position Related to Rx Channels . . . . . . . . . . . . . . . . . 143
8.8 DBF Power Spectrum with Two Objects Closed to Each Other . . . . . . . . . . . . . . . . . . . . . 144
8.9 K Factors 𝑕(𝑗) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
9.1 1T4R Radar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
9.2 2T4R MIMO Radar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
9.3 1T8R Radar . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
9.4 TDM Virtual Array Scheme with 2 TX Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
9.5 TDM Virtual Array Scheme with 3 TX Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
9.6 TDM Virtual Array Scheme with 4 TX Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
9.7 BPM Virtual Array Scheme with 2 TX Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
9.8 BPM Virtual Array Scheme with 4 TX Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
9.9 Moving Target Causing Extra Phase Differences in MIMO . . . . . . . . . . . . . . . . . . . . . . . 156
9.10 Example of Coordinate System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 157
9.11 Planar Array with Virtual Array . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
9.12 Example of Selecting 3 Different Groups for 2D-DoA with Normal Mode . . . . . . . . . . . . . . . 158
9.13 Flow Chart of 2D DoA with Normal Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
9.14 Flow Chart of 2D DoA with Single Shot Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
9.15 Main Processing Flow of 2D DoA with Combined Mode . . . . . . . . . . . . . . . . . . . . . . . . 161
9.16 Example of Selecting Groups of Channels for 2D-DoA with Combined Mode . . . . . . . . . . . . . 162
9.17 Example of Planar Array with Virtual Array . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
9.18 Example of Memory Layout of Coefficient Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
9.19 Example of Memory Layout of DBPM Coefficients . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
10.1 FMCW Frequency with AGC Mode On . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
10.2 RX Chain Block and Its Saturation Detectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
10.3 Detailed Mechanisms of AGC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
10.4 HW Structure of Final RX Gain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
10.5 Hardware Structure for ADC Compensation Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
11.1 XOR Chain Used to Generate Random Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202
11.2 Phase Scrambling Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202
11.3 Frequency Hopping & Chirp Shifting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
11.4 Frequency Hopping & Chirp Shifting Compensation Procedure . . . . . . . . . . . . . . . . . . . . . 205
11.5 Mechanism of Mutual Interference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
11.6 Waveform of Chirp Samples with Interference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
11.7 Waveform of Spike Interference . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
11.8 Interference Compositions and On-Line Suppression Process . . . . . . . . . . . . . . . . . . . . . . 206
11.9 Enabling Interference Mitigation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
11.10An Example of Interference Mitigation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
©2021, Calterah Semiconductor 3
List of Figures
12.1 Frame Interleaving Example of Two Banks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 217
12.2 Single Mode Using Bank0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
12.3 Rotate Mode Using Bank0 and Bank1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
12.4 Memory Space in MEM_COE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
12.5 Baseband Initialization Flow for Frame Interleaving . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
13.1 Conventional Chirp Sequence w/o Virtual Array . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
13.2 Anti Velocity Ambiguity Chirp Sequence w/o Virtual Array . . . . . . . . . . . . . . . . . . . . . . . 232
13.3 Anti Velocity Ambiguity Chirp Sequence With Virtual Array . . . . . . . . . . . . . . . . . . . . . . 233
13.4 Mechanism of Solving Velocity Ambiguity by Two frames with Different Chirp Periods 𝑈 c . . . . . . 236
13.5 Typical Processing Flow of Alps Chip for Solving Velocity Ambiguity in Frame Interleaving Mode . . 237
13.6 Memory Layout of Anchor Phases . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 239
13.7 Coherent Configuration: va=2 / Tr=30 / a=18 / 𝑂 𝑟 = 9 . . . . . . . . . . . . . . . . . . . . . . . . . 241
13.8 Incoherent Configuration: va=2 / Tr=30 / a=11 / 𝑂 𝑟 = 9 . . . . . . . . . . . . . . . . . . . . . . . . 242
13.9 Candidate Target Chain for a Target in Frame A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 247
13.10Candidate Target Chains for All Targets in Both Frames . . . . . . . . . . . . . . . . . . . . . . . . . 248
13.11Program Flow Diagram of Function pairA() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
13.12Program Flow Diagram of Function pairB() . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
13.13Remove One Candidate Target from 𝐵 𝑛 ’s Candidate Targets Chain . . . . . . . . . . . . . . . . . . 250
13.14Program Flow Diagram of Matching Process . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
14.1 Noise Estimator Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 253
14.2 Overshooting of Noise Estimator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
15.1 Data Collection of Standard Output Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
15.2 SAMPLE Output Data Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
15.3 MEM_BUF Output Data Order . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
15.4 Clock Sequence of GPIO Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
15.5 Clock Sequence of LVDS Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
15.6 Flow of Debug Data Collection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
15.7 SAMPLE Debug Data Order . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
15.8 HIL Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 269
15.9 Clock Sequence of HIL from CPU AHB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271
15.10Clock Sequence of HIL from GPIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 271
15.11Data Collection of Standard Output Data when Buffering SAMPLE . . . . . . . . . . . . . . . . . . 278
15.12Data Collection of Standard Output Data Without Buffering SAMPLE . . . . . . . . . . . . . . . . . 280
15.13HIL State Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 283
16.1 Diagram of Logic BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 286
16.2 Analog BIST Process Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
16.3 Baseband Logic BIST Running Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 291
17.1 Cascade System with Two Alps CAL77S244-AE ICs . . . . . . . . . . . . . . . . . . . . . . . . . . 295
17.2 High-level Block Diagram of a Cascade System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 296
17.3 Hardware Synchronization Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297
17.4 Data Exchange and Process Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 298
4 ©2021, Calterah Semiconductor
LIST OF TABLES
1.1 Summary of Baseband Features for Alps Family . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
1.2 Performance Benchmark of a Typical Scenario . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
1.3 Performance Benchmark of a Tough Scenario . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.1 Example of FXR(𝑋,𝐽,𝑇𝑉) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
2.2 Interpretation of FLR(𝑋 𝑛 ,𝐽,𝑇𝑉 𝑛 ,𝐹,𝑇𝑉 𝑓 ). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2.3 Examples of Interpretation of Data Type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
3.1 Descriptions of Macros for FSM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.2 Bit mask of CFG_SYS_ENABLE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
3.3 Memory Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
3.4 Banked Memories . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
3.5 Registers Settings of Example 1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.6 Registers Settings of Example 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
4.1 Chirp Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38
4.2 Parameters for a Basic FMCW Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
4.3 Configuration for Generating a Continuous Waveform . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.4 Configuration for Generating Waveform by Frame . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
4.5 Configuration for Generating a Single-Tone Waveform . . . . . . . . . . . . . . . . . . . . . . . . . 50
4.6 FMCW Related Registers for VAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
4.7 Registers for FH . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
4.8 Registers for Phase Scramble Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
4.9 Registers for Chirp Shifting Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
4.10 Registers for Anti-VELAMB CD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 60
4.11 Register for AGC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
4.12 Frame Interleaving Controlling Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
4.13 Registers for Frame Interleaving . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
4.14 Register Settings for Frame Interleaving . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
4.15 Final Transmitted Phased . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
4.16 Example Values of FMCW Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
4.17 FMCW Decimal Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
4.18 Register Setting for FMCW Start Frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
4.19 Register Setting for FMCW Stop Frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
4.20 Register Setting for FMCW Step up Frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
4.21 Register Setting for FMCW Step down Frequency . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
4.22 Register Setting for FMCW Idle Time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
4.23 Register Setting for FMCW Chirp Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
4.24 Register Setting for FMCW Basic Mode Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
4.25 Register Settings for FMCW Start . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
5
List of Tables
4.26 Register Settings for FMCW Basic Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
4.27 Register Settings of VAM for TX0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
4.28 Register Settings of VAM for TX1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
4.29 Register Settings of VAM for TX2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
4.30 Register Settings of VAM for TX3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
4.31 Register Settings for FMCW Basic Parameters and VAM . . . . . . . . . . . . . . . . . . . . . . . . 71
4.32 The Second Set of FMCW Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
4.33 Register Settings for The Second Set of FMCW Parameters . . . . . . . . . . . . . . . . . . . . . . . 72
4.34 Register Settings for Frequency Hopping Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
4.35 FMCW Chirp Shifting Parameter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
4.36 FMCW Chirp Shifting Parameter Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
4.37 Register Settings for FMCW Chirp Shifting Delay . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
4.38 Register Settings for CS Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
4.39 Register Setting for AGC Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
4.40 Parameters Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 78
4.41 FMCW Non-Banked Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
4.42 FMCW Banked Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
5.1 Example of Chirp Parameters and Baseband Setup . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
5.2 Example Settings of Decimation Filter Coefficients with the Same DC Gain . . . . . . . . . . . . . . 94
5.3 Example Settings of Sampling Related Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
6.1 Supported FFT Sizes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
6.2 FFT Configuration Suggestions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
7.1 Region Decision Table of Bin with Index (𝑙,𝑞) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
7.2 Cross Window Parameters and Its Corresponding Registers . . . . . . . . . . . . . . . . . . . . . . . 118
7.3 Parameters for CA-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
7.4 Parameters for OS-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
7.5 Parameters for SOGO-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
7.6 Parameters for NR-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
7.7 Example Settings for CA-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
7.8 Example Settings for SOGO-CFAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 125
8.1 Metric Function Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
8.2 DBF Mode Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
8.3 Variables in Inequality (8.7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
8.4 Coefficient Configuration of RNE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
8.5 Table of Example with DBF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
8.6 Baseband Settings to Enable MIMO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
8.7 Baseband Settings to Activate Normal Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
8.8 Signal Vector Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
8.9 Steering Vectors of Settings for Combined Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
8.10 DML Register Settings for Combined Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
9.1 Example of Selecting 3 Different Groups for 2D-DoA with Normal Mode . . . . . . . . . . . . . . . 159
9.2 Settings for 2D-DoA with Combined Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
9.3 Programming Interfaces for virtual array . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
9.4 Programming Interfaces for 2D DoA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
9.5 Programming Interfaces for 2D DoA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
9.6 Programming Interfaces for 2D DoA Signal Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
9.7 Bit Mapping of CFG_DoA_GRP0_DAT_IDX_t . . . . . . . . . . . . . . . . . . . . . . . . . . . . 164
9.8 Programming Interfaces for Steering Vectors of 2D DoA . . . . . . . . . . . . . . . . . . . . . . . . 165
9.9 Programming Interfaces for 2D DoA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
9.10 Programming Interfaces for 2D DoA Using DBF in Normal Mode . . . . . . . . . . . . . . . . . . . 167
6 ©2021, Calterah Semiconductor
List of Tables
9.11 Programming Interfaces for Normal Mode Using DML . . . . . . . . . . . . . . . . . . . . . . . . . 168
9.12 Programming Interfaces for Combined Mode Using DML . . . . . . . . . . . . . . . . . . . . . . . 169
9.13 Descriptions of Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
9.14 Nick Name for Values in Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
9.15 Example of Channel Selection for 2D-DoA Using Combined mode . . . . . . . . . . . . . . . . . . . 174
9.16 Radio Settings to Enable BPM MIMO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
9.17 Baseband Settings to Enable BPM MIMO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
9.18 Example for 2D DoA in Normal Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
9.19 Example for 2D DoA in Combined Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
9.20 Example Settings for Signal Vectors of 2D DoA in Combined Mode . . . . . . . . . . . . . . . . . . 177
9.21 Example Settings for Steering Vectors of 2D DoA in combined mode . . . . . . . . . . . . . . . . . 178
9.22 Example Settings for Combined Mode Using DBF . . . . . . . . . . . . . . . . . . . . . . . . . . . 179
9.23 Baseband Settings to Enable MIMO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
9.24 Baseband Settings for 2D DoA in Combined Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
9.25 Signal Vector Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
9.26 Steering Vector Settings for Combined Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
9.27 DML Register Settings for Combined Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 181
10.1 Gain Settings for First Chirp . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 186
10.2 Gain Settings for Second Chirp . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 187
10.3 Gain Code Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 189
10.4 Programming Interfaces for Gain Code of LNA and TIA . . . . . . . . . . . . . . . . . . . . . . . . 189
10.5 Programming Interfaces for Saturation Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
10.6 Bit Mapping of 24 Bits of Saturation Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 190
10.7 Programming Interfaces for Init gain and First Two Clip Tables . . . . . . . . . . . . . . . . . . . . . 190
10.8 Bit Mapping of 17 Bits for LUTs and Initial Gain Code . . . . . . . . . . . . . . . . . . . . . . . . . 190
10.9 Programming Interfaces for Choosing Final Gain . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
10.10Interfaces for Storing Final AGC Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 191
10.11Programming Interfaces for Setting AGC IRQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
10.12Bit mapping rule of register CFG_AGC_IRQ_ENA . . . . . . . . . . . . . . . . . . . . . . . . . . . 192
10.13Bit mapping rule of register CTL_AGC_IRQ_CLR and FDB_AGC_IRQ_STATUS . . . . . . . . . . 193
10.14Programming Interface for AGC Alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
10.15Programming Interfaces for ADC Compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . . 193
10.16Radio Gain Setting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 195
10.17Radio & RF BB Settings to Enable AGC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
10.18AGC LNA Code and TIA Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 196
10.19Thresholds to Indicate Saturation and Maximal ADC Data Selection . . . . . . . . . . . . . . . . . . 197
10.20AGC Initial Gain Code and Clip1/Clip2 Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 198
10.21Set Minimum Input Power and Target dB . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
10.22Setting IRQ-Related AGC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
10.23Enabling AGC Alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
10.24Enabling ADC Compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
10.25Enabling AGC Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
11.1 Parameter Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
11.2 CFG_FFT_DINT_ENA description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
11.3 Registers of XOR chain . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
11.4 Register Settings for Phase Compensation in FH & CS . . . . . . . . . . . . . . . . . . . . . . . . . 209
11.5 Phase Compensation for PS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
11.6 Interference Detection Sensitivity Adjusting Principle . . . . . . . . . . . . . . . . . . . . . . . . . . 212
11.7 Mitigation Performances for Different Types of Interference . . . . . . . . . . . . . . . . . . . . . . 212
11.8 Initial System Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
11.9 Register Settings for XOR Chains . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
11.10Phase Compensation for FH & CS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
©2021, Calterah Semiconductor 7
List of Tables
11.11Phase Compensation for PS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
11.12Example Settings for Interference Mitigation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
12.1 MEM_COE Size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
12.2 MEM_COE Address Pointers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
12.3 MRR Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
12.4 SRR Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 228
12.5 baseband switch in frame interleaving . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
12.6 FMCW Frame Interleaving Registers Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 229
13.1 Parameter Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 235
13.2 CFG_DoA_DAMB_TYP Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
13.3 Anti-VELAMB CD Configuration for 𝑤𝑏 = 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 241
13.4 Pre-Configuration for Anti-VELAMB CD . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
13.5 Impact of 𝑏 and Other Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244
14.1 Example Settings for DBF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
15.1 Standard Output Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
15.2 Registers for Data Collection of SAMPLE Output Data . . . . . . . . . . . . . . . . . . . . . . . . . 259
15.3 Data Size of SAMPLE Output Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
15.4 SAMPLE Standard Output Data Size Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
15.5 SAMPLE Standard Output Data in MEM_BUF . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
15.6 FFT Standard Output Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
15.7 Registers for Data Collection of FFT Output Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
15.8 Data Size of FFT Output Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
15.9 FFT Data Size Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 262
15.10Debug Data Formats . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
15.11Registers for Data Collection of SAMPLE Debug Data . . . . . . . . . . . . . . . . . . . . . . . . . 265
15.12Data Size of SAMPLE Debug Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
15.13SAMPLE Debug Data Size Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
15.14CFAR Debug Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
15.15Registers for Data Collection of CFAR Debug Data . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
15.16Data Size of CFAR Debug Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
15.17CFAR Debug Data Size Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
15.18DoA Debug Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
15.19Registers for Data Collection of DoA Debug Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
15.20Data Size of DoA Debug Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
15.21DoA Debug Data Size Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 268
15.22HIL Input Data Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
15.23Registers for HIL Input Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
15.24HIL Input Data Size Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 270
15.25Data Size Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
15.26Data Size Example . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
15.271MB Memory Sharing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274
15.28Anti Velocity Ambiguity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
15.29Data Size Settings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
15.30Sample Force Start . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
15.31Configuration Suggestions of Data Collection and HIL . . . . . . . . . . . . . . . . . . . . . . . . . 276
15.32SAMPLE Standard Output Data Collection Example . . . . . . . . . . . . . . . . . . . . . . . . . . 284
16.1 ECC and Memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 288
16.2 Register Settings for Analog BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 290
16.3 Example Settings for Analog BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 293
8 ©2021, Calterah Semiconductor
List of Tables
A.1 Memory Mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 301
B.1 Baseband Register Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303
C.1 Registers in Shadow Bank (Bank 5) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
D.1 Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335